내가 알고 싶은 것들

linux에서 GUI로 아래 과정을 거처 xml 파일을 generation 한다. To generate a boardinfo for your board: Launch sopc2dts in gui mode (--gui) Choose the sopcinfo file describing your system in the "input" tab. (If you specified it on the commandline it's already loaded) Look over (and adjust) the various bits in the "boardinfo" tab. Press apply after you've made a ch..

가끔.. 어떤 deivce를 compile하다 보면 compilation이 끝났음에도 *.sof 파일이 만들어 지지 않는 경우가 있다. 이런 경우는 주로 quartus web version에 발생하는데 이유는 간단하다. 해당 device가 licensing되어 있지 않았기 때문이다. web version은 subset device만 제공한다. 즉, 전체 FPGA device를 compile할 수 있..

Altera SoC를 처음 접하는 사람이라면 한 번쯤 보았을 err. 우선 altera에서 guide한 내용은 아래와 같습니다.. Error: The auto-constraining script was not able to detect any instance for core < hps_sdram_p0 > Error: Verify the following: Error: The core < hps_sdram_p0 > is instantiated within another component (wrapper) Error: The core is ..

1. ModelSim/Questa Altera Library 를 Compile 하기 위해서는 Quartus SW 가 필요합니다. 해당 SW 는 www.altera.com 사이트에서 구매 및 다운로드가 가능합니다. 2. Library 를 Compile 하기 위해서는 시작 메뉴에서 EDA Simulation Library Compiler 를 선택하시거나 QuartusII 를 실행한 다음, Tools 메뉴에서 Launch Simulation Libra..

altera의 serial flash(EPCS,EPCQ series)를 사용할 될 경우에 따라 FPGA 비싼 가격에 제품을 만들어야 되는 경우가 있다. 이 때문에 serial flash를 대체할 3rd party 제품을 찾을 수 밖에 없는데.. 여기서 EPCS와 compatible한데 왜 quartus에서 active serial로 download가 안될까.. 고생하는 사람이있다. 결론은.. quartus ..

칩의 동작 속도가 고속화 되면서 가장 크게 문제가 되는 부분은 칩과 칩 간에 인터커넥션(interconnection)에서 임피던스 불일치(impedance discontinuities) 이다. 이 문제는 칩의 출력 임피던스와 인터커녁션 - PCB의 trace라고 생각해자 - 의 임피던스 불일치에서 발생한다. 따라서 보드 상에서 칩과 tr..

개요 High-Level 디자인 툴은 디지털 하드웨어 설계 관련 전문 지식이 없는 엔지니어 및 과학자들에게 FPGA (field-programmable gate array) 기술을 제공합니다. 그래픽 기반 프로그래밍, C, VHDL 등을 사용할 때 통합 프로세스는 매우 복잡하기 때문에 FPGA가 어떻게 작동하는 지에 대해 의문을 가질 수 ..

개요 NI LabVIEW FPGA 하드웨어 타겟은 FPGA 기술을 사용하므로 엔지니어와 과학자들은 온보드 프로세싱으로 재구성 가능한 시스템을 원하는 대로 직접 구축할 수 있습니다. 최신 R 시리즈 디바이스와 새로운 NI FlexRIO 제품군은 새로운 Xilinx Virtex-5 FPGA 아키텍처에 기반하여 여러 가지 향상된 성..

FPGA 설계를 하다보니 어찌어찌 synplify를 사용할 기회가 많아지게 되었는데 그 때마다 가물가물한 사용법에 대해 user guide가 어느 구석엔 꼭 있어야 할 것 같아 올립니다 synplify_user_guide.pdf

altera device 중 CPLD를 사용할 때 어쩌다 나타날 수 있는 err. VCCINT의 입력 voltage가 MAX V 또는 MAX II seriese 중 일부는 1.8V만을 지원하는 device가 있다. 그런데.. 어쩌다 project를 생성하다보면 default로 3.3V로 잡혀있는 경우가 있는데.. 이럴 때는 *.qsf 파일 중에 set_global_assignment -name POWER_EXT_SUPPLY_VOLTAG..