Latch와 Flip Flop의 차이 HDL을 사용하여 하드웨어를 설계할 때 Latch와 Flip flop은 매우 중요한 요소입니다. HDL은 하드웨어를 설계하는 언어임을 고려할 때 잘못된 코드는 쓸데없는 Latch를 생성시켜서 최적화 되지 못한 하드웨어를 생성시킬 수 있습니다. 따라서 어떻게 설계언어를 기술하여 쓸테없는 래치가 생성되.. [FPGA] 2012.04.06
FPGA 디자인 보안[4] : 듀얼 부트 컨피규레이션(Dual Boot Configuration) 두 프로그램 파일은 컨피규레이션 메모리에 저장된다. JTAG의 리프래쉬 명령 또는 PROGRAM 핀의 활성으로, FGPA는 Sector1에 있는 비트스트림이 다운로드된다. 만약 CRC 에러가 발생하면, FPGA는 자동적으로 Sector0 컨피규레이션으로 돌아간다. 이 기능은 또한 Lattice XP2 비휘발성 FPGA에서 가능하다. .. [FPGA] 2012.03.04
FPGA 디자인 보안[3] : 플래시내장 FPGA 비휘발성 FPGA는 Flash 보안의 기능을 추가로 제공한다. 갑작스런 동작 문제를 피하기 위해,보안상 Flash를 보호 할 수 있다. 이 기능은 64비트 key를 통해 보호된다.삭제 또는 재프로그래밍 시, ispVM 시스템은 Flash의 보호를 확인한다. 64비트 key의 입력을 유저에게 묻는다. 그리고 ispVM은 디바이.. [FPGA] 2012.03.04
FPGA 디자인 보안[2] : 복잡한 시스템의 디자인 보안 엔지니어는 점점 더 복잡한 시스템의 설계에 직면한다. 그림 1 FPGA와 연결된 마이크로프로세서 시스템을 보여준다. 마이크로프로세서는 외부 PHY와 MAC이 집적된 FPGA의 이더넷 연결을 가지고 있다. FPGA는 SPI Flash로부터 컨피규레이션 된다. Flash와 RAM 메모리는 시스템을 위한데이터와 프로그.. [FPGA] 2012.03.04
FPGA 디자인 보안[1] : 개요 높은 개발비가 요구되는 ASIC과 비교할 때, FPGA의 재-프로그래머블 기능은 매우 매력적인 옵션이다. 게다가 FPGA는 32 비트 소프트 프로세서, SERDES, DSP 블록과 높은 성능의 인터페이스 등을 포함한 것처럼, 더욱더 강력한 성능과 기능을 제공한다. 심지어 현재의 저가 FPGA는 높은 수량의 애플.. [FPGA] 2012.03.04
가격에 민감한 저전력 FPGA 애플리케이션 디자인을 위한 Lattice Diamond * 본 자료는 지난 2011년 3월 작성된 아이씨뱅크 기사 중 일부 입니다. 래티스 반도체는 래티스 FPGA 제품을 위해 새로운 디자인 환경을 제공하는 Lattice Diamond FPGA 디자인 소프트웨어 1.0버전을 발표했다. 래티스 다이아몬드 소프트웨어는 강력한 툴과 효율적인 디자인 흐름 그리고 디자이너.. [FPGA] 2012.03.04
FPGA의 Camera Sensor Interface (HiSPI) 이미지 센서는 digital video 또는 still camera에서 비디오 프로세시팅 또는 스틸이미지 프로세스 파이프라인(still-image process pipeline)의 중요한 부분임에 틀림없다. 센서 없이는 이미지 시그널 프로세싱은 불가능하다. 또한, 센서는 비표준화 되어 있다. 때문에 아래와 같은 다른 차이가 .. [FPGA] 2012.02.09
래티스, 앱티나 HiSPi CMOS 센서와 ISP 인터페이스 지원 래티스 반도체는 LatticeXP2 FPGA를 이용해 앱티나의 고속 시리얼 픽셀 인터페이스(HiSPi)를 전면 지원한다고 발표했다. LatticeXP2 HiSPi 브리지 레퍼런스 디자인은 CMOS 병렬 버스를 지닌 기존의 이미지 시그널 프로세서 (ISP)와 앱티나 HiSPi CMOS 센서 사이의 인터페이스를 지원한다. 이 HiSPi .. [FPGA] 2012.02.09
Basic Lattice 1. Compiler 1) FPGA : ispLEVER(ver.8.2), Diamone(ver.1.4) :: ispLEVER는 license crack 또는 update가 필요 함) 2) CPLD : ispLEVER classic(ver.1.5) : take a license 1year by homepage 3) Mixed : Pack Designer : take a license 6month by homepage 2. CPLD : MacroCell 사용 ==> AND gate 80/inverting gate 80 + Filp Flop 구성 example) ispMACH4000 seriese 1) ZE : c.. [FPGA] 2012.02.06
FPGA user 기본 용어 FPGA는 Field Programmable Gate Array의 약자입니다. Field Programmable이란 말 그대로 현장에서 프로그래밍이 가능하다는 뜻입니다. 즉, 현장에서 프로그래밍 가능한 Gate Array라고 할 수 있는데, 우선 Gate Array가 무엇인지 알아 봅니다. Gate Array Gate Array를 이용한 설계는 선사시대의 설계 방법론.. [FPGA] 2012.02.06
