가격에 민감한 저전력 FPGA 애플리케이션 디자인을 위한 Lattice Diamond

 

* 본 자료는 지난 2011년 3월 작성된 아이씨뱅크 기사 중 일부 입니다.

 

래티스 반도체는 래티스 FPGA 제품을 위해 새로운 디자인 환경을 제공하는 Lattice Diamond FPGA 디자인 소프트웨어 1.0버전을 발표했다. 래티스 다이아몬드 소프트웨어는 강력한 툴과 효율적인 디자인 흐름 그리고 디자이너들이 저전력 및 가격에 민감한 FPGA 애플리케이션에

신속히 이용할 수 있게 해주는 최신 사용자 인터페이스를 제공한다.
Helion GmbH의 CTO, Arndt Bussman은 “비디오 영상 처리 파이프라인 IP의 Ionos 라인 개발을 위해 래티스의 다이아몬드 디자인

소프트웨어를 사용하고 있다. 다양하고 강력한 소프트웨어 툴이 하나의 GUI로 통합되는 점이 상당히 인상적이었다. 이번 통합으로 FPGA

코드 개발 과정이 전례 없이 향상된 수준의 디자인 생산 및 품질을 가져오게 될 것이다”고 말했다.
래티스 반도체의 소프트웨어 제품 기획 매니저 마이크 켄드릭은 “다이아몬드 소프트웨어는 고객들이 가격에 민감한 저전력 애플리케이션이 가지고 있는 중요한 문제들을 해결해 주는 직관적인 디자인 환경 및 사용하기 쉬운 장점도 제공한다. 디자인이 점차 커질수록, FPGA는

점점 더 가격에 민감해지고 양산되는 애플리케이션도 늘어나고 있다. 또한 디자이너들은 가격, 전력 및 실행 대상을 얻기 위해 여러 가지

구현을 해 볼 수 있도록 유연한 디자인 환경을 배우는데 있어 용이성을 필요로 한다”고 말하며, “다이아몬드 소프트웨어는 디자이너들이

하나의 프로젝트에 복합적인 구현이 가능하도록 효과적으로 관리할 수 있게 해준다. 게다가 다이아몬드 소프트웨어는 저가, 저전력의

애플리케이션을 위해 특별히 개발된 ispLEVER? design 환경 내에서 업계를 선도하는 탁월한 기능들을 지속적으로 제공해준다.

정확한 전력 계산기, 동시적인 스위칭 아웃풋 노이즈 계산기 그리고 래티스의 업계-선두 FPGA 제품 라인을 타겟으로 했을 때 새로운 접근

법으로 혼잡을 피할 수 있도록 입증된 MAP와 PAR FPGA 실행 알고리듬을 제공한다”고 덧붙였다.

 

 

� 새로운 세대 디자인 툴을 위한 직관적인 최신 사용자 인터페이스
다이아몬드 소프트웨어는 직접적인 네비게이션을 통해 디자이너들이 신속히 업무를 진행할 수 있게 해준다. 내장되거나 분리된 기능을

통해 디자인 뷰 윈도우(View Window)를 관리할 수 있다. 이용 가능한 스크린 공간을 넘어 동시에 공존하는 여러 디자인 뷰를 활성화시키는 한편 고급 윈도우 관리 없이 발생될 수 있는 클러터는 방지한다. 다이아몬드 뷰 사이의 광범위한 크로스-프로빙과 결합하여, 디자이너들은

디자인 구현을 하는 데 있어 효율성과 타이밍을 분석할 수 있다.

 

 

� 용이한 디자인 분석
다이아몬드 소프트웨어는 복합적인 디자인 구현을 지원한다. 디자인 소스는 구현되는 동안 공유되거나 각각의 구현되는 디자인 마다

고유의 디자인 소스를 가지게 된다. 이를 통해 다이아몬드 소프트웨어 내의 디자인 분석이 가능해진다. 다른 접근 방식은 디자인 크기,

비용, 성능과 전력에 미치는 영향을 평가하려고 할 것이다. 로직 합성 및 공간 및 경로를 위해 최적화된 옵션이 어떤 구현에도 쉽게

적용될 수 있는 전략으로 사용된다. 다이아몬드 소프트웨어는 미리 정의된 전략의 라이브러리와 함께 제공되고, 사용자는 그들

고유의 것을 만들 수 있으며 또한 이 라이브러리에 추가 할 수 있다. 하나의 전략 설정은 고도로 연결된 디자인을 위해 맞춰진

다른 PAR 알고리듬으로 업데이트 될 수 있다. 또한 이러한 설정은 실행 결과가 비용, 전력, 성능 면에서 설계 목표를 충족했는지

결정할 수 있도록 몇몇의 독특한 구현방식으로 동작한다. 마지막으로 실행 관리자가 가능한 경우 최종 결과에 경과되는 시간을

향상시키기 위해 멀티-코어 프로세서를 이용하여 사용자-선택 설정을 시작할 수 있다.

 

 

� 디자이너의 생산성 향상
다이아몬드 디자인 환경은 특히 가격에 민감한 저전력 애플리케이션을 타겟으로 한 경우, 디자이너의 생산성을 향상시키는 여러 디자인

흐름 개선을 제공한다. 예를 들어 내장 HDL의 시각화 및 코드 검사를 코딩 오류를 신속히 발견하고 디자인 문서를 개선함으로써 시간을

절약 할 수 있다.

또 다른 예를 들면, 디자이너들은 타이밍 분석 뷰(Timing Analy-sis View)를 이용하여 신속히 타이밍 문제를 발견하여 조사하고 해결할 수

있다. 타이밍 분석 뷰는 정적 타이밍 결과를 좀 더 쉽게 조사할 수 있게 해준다. 타이밍 제약 조건은 타이밍 분석에 잠재적으로 상당한

시간이 소요되는 디자인 재-구현에 필요한 업데이트를 하지 않도록 직접 수정한다. 다이아몬드 소프트웨어는 또한 설계 흐름을 스크립팅(scripting)하는데 대한 광범위한 기능을 포함하고 있다. 다이아몬드 디자인 환경을 겨냥한 Tcl 명령 사전은 프로젝트, 넷리스트(netlist),

HDL 코드 검사, 전력 계산 및 하드웨어 디버그 추가 및 분석에 사용된다.

 

 

� 확장된 플랫폼 지원
다이아몬드 디자인 환경은 윈도우와 리눅스를 지원한다. 다이아몬드 소프트웨어는 윈도우 7의 64비트 지원이 포함되어 있고, 4G메모리를

요구한다. 이는 디자이너가 최대 LatticeECP3TM 디바이스를 목표로 전례 없는 시스템 성능과 유연성을 가질 수 있도록 한다.

또한, 다이아몬드 디자인 환경은 윈도우XP,윈도우 Vista(32비트) 그리고 윈도우7(32비트와 64비트) , 뿐만 아니라 리눅스(기업용 레드햇

리눅스와 노벨 SUSE)를 지원한다.

 

 

� 제3자 툴 지원
시놉시스의 Synplify 프로 어드밴스 FPGA합성기는 모든 OS시스템에 대하여 지원하고 있고, 알덱의 Active-HDL 에디션II 시뮬레이터는

원도우를 포함하고 있다. 추가적으로 Synplify 프로와 Active-HDL툴은 OEM버전으로 래티스 디바이스 지원하고 있고, 래티스 디바이스는

시놉시스 Synplify프로와 알덱Active-HDL의 정식버전에 의해서도 지원이 가능하다. 멘토 그래픽사의 ModelSim SE와 Precision RTL

합성기도 LatticeECP3 FPGA제품군과 같은 최근의 래티스 디바이스도 지원을 한다.

 

 

� ispLEVER 디자인 소프트웨어를 위한 지원
래티스는 FPGA 고객이 다이아몬드 디자인 환경으로 전환되는 추후18개월 동안 FPGA 디자인을 위한 ispLEVER 툴도 지원을 한다.

CPLD나 오래된 FPGA디바이스 디자인을 위한 ispLEVER Classic제품에는 변동 사항이 없다.

 

 

 

참조 : http://blog.yahoo.com/_6YKXHM5ELMW6TXWNIC3NQLQ4DA/articles/531961