내가 알고 싶은 것들

simulation 중에 아래와 같은 error 발생 시 대처하는 방법. Error: (vlog-13069) : near "EOF": syntax error, unexpected end of source code. 먼저 EOF의 의미 처럼 끝나지 않은 모듈이 있다는 의미다. 즉, test bench로부터 하위 모듈 가운데 'endmodule'이 없기 때문에 끝나지 않은 simulation이라는 의미로 위와 같은 error를 표시한다. 따라서 코드를 자세히 확인하여 끝나지 않은 module의 구문을 endmoudle로 맞춰주면 위 error는 발생하지 않는다.

Quartus install 후 또는 사용 중에 "sorry!" 로 시작되는 critical error message 발생 시 대응 방법 1. error 발생 시 "preview report"를 확인 2. "preview report"내에 internal err 코드를 확인 --> 아래와 같은 message일 경우 windows10용 DLL 파일이 없거나 최신 ver.이 아니기 때문에 발생 한 것. => File: /quartus/ccl/actl/actl_root.cpp, Line: 1022 3. 아래 link로 찾아 들어가 visual studio 2013 visual C 재배포 가능 패키지를 설치하면 정상 동작 함 https://www.microsoft.com/en-gb/download/details..

MGT는 Multi-Gigabit Transceiver의 약자 이다~! 자일링스에서 쓰는 고속 인터페이스 통신~! Artix-7 : GTP Kintex-7/Virtex-7 : GTX Virtex-7 XT : GTX & GTH 혼합 VIrtex-7 HT : GTH & GTZ 혼합! 7Series FPGA GTX 트랜시버는 500Mbps ~ 12.5Gbps , ~13.1Gbps 이를 이루는 관련 용어 PCS! PCS : Physical Coding Sub-layer PMA! PMA : Physical Media Attachment PCS는 고속 전송이나 신호 디코딩에 사용 되는 직렬 채널의 디지털 부분을 포함한다. Line encoder는 디지털 신호 안에 클럭을 내장시키기 위해 사용 된다. PMA는 직렬 ..

Imagine traveling back in the time to the early human ages. It’s going to be both scary and interesting when you meet a person who probably cannot speak or if they do you won’t be able to understand them. Clearly, communication will not be possible until you find a mutual way to convey your respective meanings/intentions. The same principle applies in the world of electronics as there are variou..

https://www.intel.com/content/www/us/en/programmable/support/support-resources/design-examples/intellectual-property/embedded/nios-ii/exm-avalon-mm.html Avalon Memory-Mapped Master Templates Avalon Memory-Mapped Master Templates The templates provided contain Avalon® Memory-Mapped (MM) Verilog modules bundled as an SOPC Builder-ready component. The component is capable of accessing memory and ex..

요약하면... 1 고주파수에서 noise를 줄이기 위해 주파수를 강화하는 방법 (SNR을 적게 가져가는 방법) 2 진폭 조정을 통해 eye diagram의 상태를 좋게 만드는 방법 trise와 tfall의 폭을 줄이고, Vtx을 크게 하여 rx 단에서 noise를 감쇄시키는 역할을 함. (참고로.. 위 문서 내용은 arria_10_cyclone_10gx_pre_emphasis_and_output_swing_settings.xlsx 문서 참조)

메타 스테빌리티의 이해 메타 스타 빌리티(MetaStability)는 신호가 관련이 없거나 async. clock domain의 회로간에 전송 될 때 FPGA를 포함한 digital device에서 시스템 장애를 일으킬 수있는 현상입니다. 이 백서에서는 FPGA의 metastability에 대해 설명하고 현상이 발생하는 이유를 설명하고 설계 실패를 일으킬 수있는 방법에 대해 설명합니다. Metastability으로 인해 계산 된 MTBF (mean time between failures)는 설계자가 이러한 실패 가능성을 줄이기위한 조치를 취해야하는지 여부를 나타냅니다. 본 백서에서는 다양한 design 및 device parameter에서 MTBF를 계산하는 방법과 FPGA 벤더 및 설계자가 MTBF를 ..

LVDS SERDES Block Diagram DPA Block DPA 블록은 differential input buffer에서 high-speed serial data를 가져 와서 데이터를 샘플링하기 위해 left and right PLL에 의해 생성 된 8 개의 phase 중 하나를 선택합니다. DPA는 serial data의 phase에 가장 가까운 phase을 선택합니다. 수신 된 데이터와 선택된 위상 사이의 최대 위..