요약하면...
1 고주파수에서 noise를 줄이기 위해 주파수를 강화하는 방법 (SNR을 적게 가져가는 방법)
2 진폭 조정을 통해 eye diagram의 상태를 좋게 만드는 방법
trise와 tfall의 폭을 줄이고, Vtx을 크게 하여 rx 단에서 noise를 감쇄시키는 역할을 함.
(참고로.. 위 문서 내용은 arria_10_cyclone_10gx_pre_emphasis_and_output_swing_settings.xlsx 문서 참조)
'[FPGA]' 카테고리의 다른 글
| [Intel FPGA] AVMM master templates (0) | 2020.07.02 |
|---|---|
| Intel FPGA (altera) Introduction to FPGA HIGH SPEED IO (0) | 2020.07.02 |
| 메타 스테빌리티(Metastability)의 이해 - Altera White Paper (0) | 2020.01.08 |
| altera의 LVDS SERDES block (DPA, Synchronizer, BitSlip) 분석 (0) | 2019.12.31 |
| BitSlip에 대한 이해 (understanding BITSLIP) (0) | 2019.12.31 |