simulation 중에 아래와 같은 error 발생 시 대처하는 방법.
Error: (vlog-13069) : near "EOF": syntax error, unexpected end of source code.
먼저 EOF의 의미 처럼 끝나지 않은 모듈이 있다는 의미다.
즉, test bench로부터 하위 모듈 가운데 'endmodule'이 없기 때문에
끝나지 않은 simulation이라는 의미로 위와 같은 error를 표시한다.
따라서 코드를 자세히 확인하여 끝나지 않은 module의 구문을 endmoudle로 맞춰주면
위 error는 발생하지 않는다.
'[FPGA]' 카테고리의 다른 글
| CRA [Chief Ray Angle] 이란? (0) | 2024.02.13 |
|---|---|
| [IntelFPGA] Quartus compile 중 "Sorry!" error 발생 대응 방법 (actl_root.cpp) (0) | 2022.09.28 |
| Error (329006): Some pins have illegal board trace modelsDescription (0) | 2022.07.19 |
| MGT(Multi-Gigabit Transceiver) PCS, PMA (0) | 2021.10.29 |
| Zynq SoC FPGA를위한 AXI 상호 연결 이해 (0) | 2021.04.29 |