내가 알고 싶은 것들

altera device 중 CPLD를 사용할 때 어쩌다 나타날 수 있는 err. VCCINT의 입력 voltage가 MAX V 또는 MAX II seriese 중 일부는 1.8V만을 지원하는 device가 있다. 그런데.. 어쩌다 project를 생성하다보면 default로 3.3V로 잡혀있는 경우가 있는데.. 이럴 때는 *.qsf 파일 중에 set_global_assignment -name POWER_EXT_SUPPLY_VOLTAG..

윈드리버, 알테라의 Nios II 임베디드 프로세서를 위한 리눅스 지원 제공 업계에서 가장 광범위하게 사용되고 있는 FPGA 기반 소프트 CPU를 위한 임베디드 리눅스 솔루션 공급 홍콩, 2009년 3월 3일 – 알테라 코퍼레이션과 윈드리버(Wind River)는 알테라의 Nios® II 임베디드 프로세서를 위한..

Global Routing Resource에서 설명을 했듯이 FPGA 에 있어서 clock 은 상당히 중요한 역할을 하며 잘 사용해야 합니다. 그런데 만약 보드에 연결되어 있는 오실레이터가 50Mhz 인데 100MHz 를 사용해야 하는 경우가 생긴다면 사용자는 보드에 연결되어 있는 오실레이터를 제거하고 100Mhz 의 오실레이터..

FPGA RAM datasheet 1. Single Port RAM 2. Simple Dual Port RAM 3. True Dual Port RAM 1. Single Port RAM - The Single-port RAM allows Read and Write access to the memory through a single port,. 그림은 IP core 를 이용하여 Block ram generator 를 실행, 그중 Single Port RAM 을 선택하였을 때 나오는 RAM module Interface 이다. 그림에서 검은 색이 실제..

ABSTRACT In this paper, we introduce a Round–robin Arbiter Generator (RAG) tool. The RAG tool can generate a design for a Bus Arbiter (BA). The BA is able to handle the exact number of bus masters for both on-chip and off-chip buses. RAG can also generate a distributed and parallel hierarchical Switch Arbiter (SA). The first contribution of this paper is the automated ge..

xilinx modelsim & license 설정 방법 저작 : 백승규 Xilinx및 Modelsim License설정.pptx

xilinx를 이용한 합성 및 다운로드 방법 저작 : 백승규 Xilinx를 이용한 합성 및 FPGA 다운로드 가이드.pptx

자일링스 FPGA의 기본구조 xilinx Basic FPGA Architecture.ppt

Altera offers several external memory controller IPs that use the Avalon interface specification on the local side, this is the interface that is connected to the user's logic. This article will examine the basics of interfacing to an Avalon controller such as the High Performance Controller II (HPCII) and how to do simple read and write burst transfers. The diagram below show..

열심히 작업 중에 가끔 아래 그림과 같이 top 모듈이 자기 자리에서 쫒겨나는(?) 경우가 있다. 뜬금없는 이런 문제에 대해 그 동안 이전 backup 해 두었던 project를 load하여 다시 작업했는데.. 안되겠다 싶어 이런 저런 방법 들을 찾아 봤다.. 결론은... 지랄맞는 ISE의 port err 표현법이란 것.....