altera device 중 CPLD를 사용할 때 어쩌다 나타날 수 있는 err.
VCCINT의 입력 voltage가 MAX V 또는 MAX II seriese 중 일부는 1.8V만을 지원하는 device가 있다.
그런데.. 어쩌다 project를 생성하다보면 default로 3.3V로 잡혀있는 경우가 있는데..
이럴 때는 *.qsf 파일 중에
set_global_assignment -name POWER_EXT_SUPPLY_VOLTAGE_TO_REGULATOR 3.3V
set_global_assignment -name POWER_EXT_SUPPLY_VOLTAGE_TO_REGULATOR 2.5V
예네들을 remark하면 된다.
'[FPGA]' 카테고리의 다른 글
| Xilinx Virtex-5 FPGA의 장점 (0) | 2014.04.08 |
|---|---|
| synplify user guide (0) | 2014.02.17 |
| [스크랩] 윈드리버, 알테라의 Nios II 임베디드 프로세서를 위한 리눅스 지원 제공 (0) | 2013.06.13 |
| [xilinx] FPGA DCM(Digital Clock Manager)이란? (0) | 2013.05.19 |
| [xilinx] Memory type에 따른 분류 (single port ram....) (0) | 2013.04.22 |