내가 알고 싶은 것들

자.. 이제 SOPC Builder에서 만들어진 TSE를 Quartus에서 붙이는 것을 한번 보겠습니다. 만들고 보면 위와 같은 보이실 겁니다.. 위에서 보면 빨간색 밑줄이 그어져 있는 부분이 MDC/MDIO에 대한 부분이구요. 녹색 밑줄이 option이고, 나머지는 External PHY chip과 연결이 된다고 보면 되겠습니다. 왼쪽은 ..

FPGA onchip memory를 Nios II의 program memory로 사용하게 되면, SOF, POF image내에 Nios II의 software image영역까지 포함되게 됩니다. 일반적으로 아래와 같은 하드웨어 구성을 사용하는 경우가 있고요, FPGA : Nios II + user logic + onchip memory (Nios II software Program영역) EPCS : FPGA configuration device 이렇게 사용할경..

플리커 현상과 플리커 프리에 대해 친절하게 설명된 페이지 입니다. http://blog.naver.com/acromedia/220314013696

고속의 Clock에서 EMI를 줄이기 위해서 변경 주파수를 변화하는 방식의 Clock. 디스플레이가 고해상도로 됨에 따라 데이터의 전송량이 증가하게 되었다. 예를 들어 VGA(640x480)의 데이터와 UXGA(1600x1200)의 전송량을 비교해 보면 다음과 같다. VGA 640x3(R,G,B)x8(bits)x480(scan) = 7,372,800 (bits) UXGA 1600x3(R,G,B..

altpll_datasheet.pdf DLL을 이용한 spread sprectrum clocking 발생기 설계.pdf

라온피플에서 발행한 열화상 카메라(2011) 의 설계 동향 u-bolometer_설계_동향.pdf

Fan-out이란? 디지털 회로에서 많이 사용되는 표준논리소자들(TTL이나 CMOS 등)은 1개의 출력신호에 접속할 수 있는 입력신호의 수에 제한이 있는데 이를 Fan-out이라고 합니다. Fan-out을 지정하는 이유는? Fan-out을 지정하는 이유는 크게 Signal quality와 Timing적 관점으로 나누어 볼 수 있습니다. 우..

FAN OUT이 출력전류구동능력이라면 FAN IN은 입력임피던스라 할수 있죠. 가령 TTL에서 1개의 gate 입력에 필요로 하는 드라이브 전류가 1mA이고 TTL의 출력 드라이브 전류가 최대 20mA라면 fan out은 20이 되겠죠. 여기서 fan out은 입력에 필요로 하는 전류(1mA)를 고정시킨상태에서 출력전류능력에 따..

******************************************************************************** Altera project 생성 -> tb 추가 -> Compile(EDA Netlist Writer 확인) -> EDA RTL Simulation -> EDA Gate Level Simulation 순서로 진행한다. ******************************************************************************** 기본적으로 "Running Gate-Level Simulation (NativeLin..

이 공간에서는 FFT의 근간을 이루는 Fourier Series를 얘기하려 합니다. 이 부분을 알아두시면, FFT의 여러 변환과정을 외우지 않으셔도, 직관적으로 이해를 하는데 도움이 확실히 됩니다. 먼저 그림 (1)을 보시고, Fourier Series에 대해 얘기해 볼까요? 그림 (1) 그림 (1) : http://en.wikipedia.org/wiki/Fourier..