내가 알고 싶은 것들

Serial Front Panel Data Port (sFPDP) Serial Front Panel Data Port (Serial FPDP) is an industry standard, low-overhead, low-latency, high speed serial communication link defined by ANSI/VITA 17.1-2003. sFPDP is ideal for use in transceiver based FPGAs from Altera, Xilinx, and Microsemi to implement high-speed FPGAcommunication system backplanes, high-bandwidth remote sensor syst..

1. nCONFIG 가 Low에서 High로 변하면, Configuration이 시작됩니다. – MSEL 입력값으로 Configuration 모드를 결정합니다. 2. Pull-up 저항이 nSTATUS 를 High로 끌어 올립니다. 3. Configuration 데이터는 DCLK 의 rising edge에서 동기되어 전달됩니다. – DATA0 (Serial) – DATA[7..0] (Parallel) 4. 만일 configuration중에..

1. Line SAV : 0xFF 0x00 0x00 0x80 2. Line EAV : 0xFF 0x00 0x00 0x9D 3. Frame SAV : 0xFF 0x00 0x00 0xAB 4. Frame EAV : 0xFF 0x00 0x00 0xB6

1· RAW-16 및 RAW-20 색 깊이(color depth)가 인트라-장면(intra-scene) 하이 다이나믹 레인지(High Dynamic Range, HDR) 및 신호 대 잡음비(Signal to Noise Ratio, SNR)을 현저히 개선함으로써 자동주행차량 및 시스템에 ‘고성능 비전’ 역량 제공 2· 4 개에서 32개로 확장된 가상 채널을 통해 다중 데이터 유형의..

bit 연산자는 일반적인 사칙연산, 관계 연산, 논리 연산과는 다르게, 데이터의 2진수 형태(메모리에 저장된)를 이용하여 연산을 했다. 그 중 shift operatior는 저장된 2진수의 위치를 왼쪽 또는 오른쪽으로 이동시킨다. (이 때, bit 연산자는 실수값을 이용하면 안된다!) 복습의 의미에서 3 <<..

JTAG란? 임베디드 제품을 만들기 위해서는 먼저 엠시유에 시리얼포트, 엘시디, 플래시 메모리, 카메라, 각종 센서를 연결시켜 하드웨어 조립을 하지요. 그런데 그 부품들이 조립만 됐다고 해서 잘 동작한다는 보장이 있을까요? 조립이 잘 됐는지 확인하기 위해서는 각각 장치의 핀에 신호..

바이패스 캐패시터 (Bypass capacitor) 병렬 캐패시터 (shunt capacitor)는 전자회로에서 매우 광범위하게 사용됩니다. 특히 전원단의 잡음을 제거하기 위해 전원과 함께 늘 병렬로 캐패시터나 콘덴서가 달리는 경우가 많지요. 캐패시터는 DC는 통과하지 못하고 주파수를 가진 신호만 통과하게 됩..

DE0 EVM으로 구현한 VGA 출력 영상 > 아래 게시물 참조하여 controller 설계 --> blog.daum.net/trts1004/12109436 1. 검정색에서 흰색으로 linear한 영상출력을 위한 방법을 검토하세요. 2. color bar 출력을 할 수 있는 방법을 검토하세요. 3. color bar가 좌->우, 우->좌 로 움직이며 출력할 수 있는 방법을..

Introduction In this design, you are going to be asked to do a VGA controller to display something on your monitor. Actually, a VGA controller is quite a simple design which only requires two counters and several comparators. Before you begin, you should:Have the Xilinx® ISE WebPACK™ installed.Have your FPGA board set up.Be able to implement adders, counters, multiplexe..

VESA 표준 문서 Monitor Timing Diagram VESA20STANDARD20_1155032162.pdf