Altera(Intel FPGA) Configuration 과정

1. nCONFIG 가 Low에서 High로 변하면, Configuration이 시작됩니다.
  – MSEL 입력값으로 Configuration 모드를 결정합니다.

2. Pull-up 저항이 nSTATUS 를 High로 끌어 올립니다.

3. Configuration 데이터는 DCLK 의 rising edge에서 동기되어 전달됩니다.
– DATA0 (Serial)
– DATA[7..0] (Parallel)

4. 만일 configuration중에 에러가 발생하면 nSTATUS 신호가 low로 됩니다.

5. Configuration이 완료되면 CONF_DONE 신호가 High로 됩니다.

6. 디바이스에 따라서 초기화에 필요로 하는 clock수가 각각 다릅니다.
   – Registers 리셋
   – User I/O 활성화
   – Operation 시작

7. 디바이스가 User Mode로 들어 갑니다.

8. 디바이스를 Reconfigure 하려면, nCONFIG 를 Low 로 하였다 High로 변경하면 됩니다.

  – 모든 사용자 I/O 핀들은 Tri-State가 됩니다