아래와 같은 콘텐츠가 있으며 심플한 설명과 그림을 제공합니다.
특히, verilog 초보자들에게 도움이 될 것 같네요.
1. Verilog Synthesis Methodology
2. Synthesizeable Templates
3 .Coding Guidelines
4. State Machine Guidelines
coding_and_synthesis_with_verilog.pdf
'[FPGA]' 카테고리의 다른 글
[altera] Warning: Time value "xxx" truncated to "xxx" (0) | 2018.12.11 |
---|---|
[Altera SoC] 외부 메모리 공유방법 및 예제 (0) | 2018.05.09 |
[xilinx] fatal_error:maphelpers:basmpreport.c:214:1.18 :: 대응방법 (0) | 2017.08.30 |
Altera(Intel FPGA) Configuration 과정 (0) | 2017.07.04 |
[VGA 출력 구현] (0) | 2017.03.02 |