Verilog Basic Examples Basic examples 1.0 Verilog Synthesis Methodology 2.0 Synthesizeable Templates 3.0 Coding Guidelines 4.0 State Machine Guidelines coding_and_synthesis_with_verilog.pdf [FPGA] 2012.05.07
verilog(벨릴로그)란 무엇인가? verilog syntax and examples > refer to attached file. introduce_verilog.ppt [FPGA] 2012.05.07
바운스 현상 Electron Basis / Electron 1. 바운스 현상(Bounce Effect) -> 바운스 현상이랑 채터링이라고도 한다. 키를 입력할 때에 입력되는 부분이 자신은 한번 입력하였지만 기계적인 진동에 의하여 출력을 마이크로프로세서가 읽어들이게 되면 키를 여러 번으로 누른 것으로 잘못 인식될수가 있다. 이러한 현상을 바운스 현상.. [소자] 2012.05.07
Verilog blocking, non-blocking 어떤 차이가 있나? Verilog HDL의 기본적인 문법 중 Blocking 과 Non-Blocking 있다. Register 변수형에 대한 대입문 - Blocking 대입 : reg 변수 = 변수 or 식; - Non-Blocking 대입 : reg 변수 <= 변수 or 식; *Blocking ----------------------------------------------------- //a=1 , b=2, c=3 가정 always @( posedge clk) begin a=b; // b=a=2 c=a; // c=a=b=2 end ------------.. [FPGA] 2012.05.04
SPI(Serial Peripheral Interface) 통신이란? (SCLK, MOSI, MISO, SS) 1. SPI(Serial Peripheral Interface) 1) 개요 (1) 모토로라에 의해 발표된 통신방식으로 하드웨어 적으로 전송 속도를 최대로 얻기 위한 목적으로 만들어짐. (2) Clock을 사용하는 통신방식으로써 동기화된 직렬 통신 방식을 사용함. (3) 하나의 Master와 다수의 Slave가 연결되는 구조임. (4) Full Duplex 통신.. [통신] 2012.05.01
JTAG 이란? (TDI, TDO, TMS, TCK) Embedded System에서 작업을 하다보면 굉장히 자주 접하게 되는 단어가 있다. Program을 Download할 때나, Debugging을 할 때 항상 찾게 되는 녀석이며, Board의 CPU( 혹은 MCU )에 따라 다른 것을 사용하기도 한다. 요즘 출시되는 상용( 범용 ) Board에는 주로 JTAG이 내장되서 출시된다. ■ JTAG이란? Joint Test Ac.. [통신] 2012.05.01
GPON(Gigabit-capable PON) 기술 표준 규격 및 개발 동향 최근 북미와 유럽을 중심으로 단일 광가입자망을 통해 Triple-Play서비스(전화, 방송, 통신)를 효율적으로 제공하기 위해, PON장비 업체들은 GPON(Gigabit-capable PON) 기술 개발을 활발히 진행하고 있다. GPON 기술은 상ㆍ하향 최대 2.488Gbps의 전송대역 및 대칭 또는 비대칭으로 구성되며, 다양한 멀.. [통신] 2012.04.24
잡음여유(noise margin)란 무엇인가? 디지탈 논리소자에서 출력전압은 입력전압에 비하여 어느 정도 여유가 있는 안전한 값으로 출력되는데, 이 여유분만큼 잡음이 발생하더라도 그 다음에 접속되는 입력의 논리값에는 영향을 주지 않으므로 이를 잡음여유(noise margin)라고 한다. 즉, 옆의 그림에서와 같이 low level의 출력전압.. [전원·에너지] 2012.04.24
팬아웃(fanout)이란 무엇인가? 일반적으로 디지털 회로에서 널리 사용되는 TTL이나 CMOS와 같은 표준논리소자들은 1개의 출력신호에 접속할 수 있는 입력신호의 수에 제한이 있는데 이를 팬아웃(fan-out)이라고 한다. 이러한 팬아웃이 지정되는 것은 각 소자의 출력단에 최대로 흐를 수 있는 전류에 제한이 있기 때문이다. .. [FPGA] 2012.04.21
[반도체] Wafer는 왜 원형일까? 반도체 생산과정 1. 현대의 반도체 생산 과정 자, 최종장입니다. 이제까지 열거해 온 여러 가지 이론들이 정점이 바로 이 글에 나옵니다. 현대의 LSI이상급의 반도체들은 실리콘 웨이퍼 위에 포토 마스크의 투과한 빛에 의한 첨가물 확산으로 만들어 집니다. 이 공법은 대량의 반도체 칩을 균일한 품질로서 .. [FPGA] 2012.04.14