[반도체] Wafer는 왜 원형일까? 반도체 생산과정

1. 현대의 반도체 생산 과정
자, 최종장입니다. 이제까지 열거해 온 여러 가지 이론들이 정점이 바로 이 글에 나옵니다. 현대의 LSI이상급의 반도체들은

실리콘 웨이퍼 위에 포토 마스크의 투과한 빛에 의한 첨가물 확산으로 만들어 집니다.
이 공법은 대량의 반도체 칩을 균일한 품질로서 얻을 수 있다는 장점을 가집니다. 또한, 이후에도 설명 드리겠지만,

포토 마스크를 바꾸는 것만으로도 다양한 제품군을 만들어 낼 수 있다는 장점이 있습니다.

2. 웨이퍼 제작 과정

그림에서 보시는 것은 제작에 기초 토대에 사용되는 실리콘 웨이퍼 제작 과정입니다.

상단의 그림처럼 실리콘을 녹인 화로에 순도가 높은 실리콘 결정막대(99.999~~~%순도-언뜻보면 100%로 착각할 정도)를 넣습니다.

화학 시간에 이와 비슷한 실험을 경험하셨을 겁니다. 결정형을 넣어서 혼합물에서 분리하는 방법이지요.^^;

그림처럼 막대를 넣으면 용융되었던 실리콘들이 딸려 옵니다. 이때, 막대를 회전시킴으로써,

원심력에 의해 밑면이 원형인 원기둥형태로 계속 딸려 오게 됩니다. 네 번째 그림이 바로 그 모양입니다.

이 상태에서 정해진 길이의 기둥을 얻으면 아랫면을 끊습니다. 그리고, 막대가 포함되었던 윗면도 잘라 냅니다.

그렇게 해서 열을 식혀서 얻은게 하단 왼쪽 사진과 같은 모습입니다. 그리고, 이 실리콘 원기둥을 슬라이스치즈처럼 썰어서 얻은게

하단 우측의 원형판인 실리콘 웨이퍼입니다.

여기서 끝이 아니라, 연마기로 표면 가공을 하게 됩니다. 울퉁불퉁한 면 없이 보다 정확하게 첨가물이 확산될 수 있도록 하는

기초 작업인 셈입니다. 여담으로 과거에 일본에서는 이 연마 방법을 몰라서 사람이 직접 손으로 한 적도 있었습니다.

우습게 들리겠지만, 한국도 그와 비슷한 과정을 숱하게 거쳐서 현재의 반도체 강국이 된 것입니다.
여기까지가 웨이퍼 가공의 완결입니다.

3. 포토 마스크 제작.
반도체 설계도를 마스크로 만들어서 마치 사진을 찍는 필름처럼 이용합니다. 실제적인 반도체의 설계가 이 안에 담겨지는 셈입니다.

포토 마스크에 의해서 특정 칩을 대량의 균일한 품질을 유지한채 생산해 낼 수 있습니다.

회로 설계에 방향은 일단 핵심적인 기초 설계부터 시작됩니다. 그리고, 그것을 바탕으로 여러 가지 바리에이션이나 마이너 체인지등이

가해지게 됩니다. 인텔의 펜티엄 CPU로 예를 들자면, 노스우드라는 설계 기본 구조가 확립되고, 그것을 가지고 일부 수정을 해서,

해당 클럭의 제품군을 만들어 내는 것입니다.

램의 경우라면 특정 용량의 기본 구조를 바탕으로 2700, 3200등의 바리에이션적인 설계가 가해지고, 이에 따라서 하나의

웨이퍼에서 단일한 수준의 제품이 탄생하는 것입니다. 비유를 들자면, F15의 원형 설계를 바탕으로 A형, B형, E형등을 만드는

차이라고 보시면 될겁니다.

이렇게 완성된 마스크는 이후에도 개수를 거치면서, 보다 좋은 성능의 설계 변경이 가해집니다. 그래서, 더 빠른 클럭의 제품이나,

기타 기능 첨가적인 것으로 발전하게 됩니다. 그 과정에서 제조사는 하위 모델 제품군의 마스크를 페기(버린다기 보다는 사용을 않하는)해서, 해당 레벨의 제품을 단종하고 전체적인 제품의 공급량을 조절하는 것입니다.

포토 마스크만 가지고 있다면, 램 공장에서도 CPU를 생산할 수 있고, 그 반대의 상황도 할 수 있습니다.

 단, 이 경우 같은 수준의 정밀도(흔히 말하는 몇 나노 공정이라는 게 바로 이겁니다.)를 가진 작업 라인을 가지고 있어야 합니다.

삼성 반도체의 경우 97년도에 DEC(지금은 도산한걸로 들었습니다.)의 워크스테이션용 알파칩의 생산을 하기도 했습니다.

비록 여러 가지 사정으로 조기에 종영되었지만...

4. 전사
웨이퍼에 확산될 첨가물을 도포합니다. 그리고, 마스크를 통해서 빛을 전사. 빛이 통과한 부분만 확산되어서 칩이 제조됩니다.

이 과정에서 사용하는 빛은 레이저이며, 정밀도에 따라서, 파장이 다른 레이저가 사용됩니다.

레이저는 철판만 자르라고 있는 것은 아닙니다.^^;

이렇게 해서 거치는 완성된 과정은 아래의 그림과 같습니다.

이렇게 확산되어서 만들어진 칩안의 선들은 나노 미터 수준의 간격을 가집니다.

그리고, 해당 설계에 맞지 않는 간격이나 선 굵기와 길이를 가진다면 오동작을 합니다.

이렇게 된 것들은 이후 커팅 과정을 거쳐서 페기됩니다.

이 과정을 거치면 우리가 TV에서 흔히 보는 동그란 원판에 반복적인 사각형 패턴이 그려진 물건을 얻게 되는 것입니다.

5. 커팅
완성된 반도체 웨이퍼는 1차적으로 큰 사각형으로 잘립니다.

위에 그림에서 보듯이 원 가장자리쪽은 무늬가 절반만 찍혀 있는 것을 알 수 있습니다.

당연히 이것은 쓰지 못하므로, 원판을 큰 사각형으로 잘리고 나면 버려집니다. 중간에 있는 온전한것들 역시 이때 버려집니다.

매우, 소모적이라고 생각될지 모르지만, 그것이 제품 생산 속도에 더 유리하기 때문입니다.

 
그렇게 남은 사각형 반도체 웨이퍼는 엄격한 검사를 거칩니다.

그리고, 나서 불량품들을 제외한 합격품들만 골라서 작은 조각으로 떼어 냅니다.

이때, 전체 얻어지는 총 제품 수대 정상 제품의 비율을 수율(Yield)라고 부릅니다.

즉, 수율이 높다라는 말은 하나의 반도체 웨이퍼에서 정상적인 제품을 얼마나 많이 뽑아 내는가를 뜻합니다.
불량품의 발생은 특정 웨이퍼 구역에서 발생하지 않고, 다양한 위치에서 발생합니다.

(산탄 처럼) 매우 정밀한 작업임에도 불구하고,(그것은 회로 설계에 관한 문제입니다만) 변수는 생각 이상으로 많습니다.

6. 본딩 및 패키징
완성된 제품에 전류 및 신호를 넣을 수 있는 선을 잇는 작업입니다.

 TV에서 보는 제조 과정중 재봉틀처럼 금실을 박는 모습이 바로 이겁니다. 이렇게 연결되었다고 해서 다는 아닙니다.

이렇게 연결된 선은 저항이 매우 작으므로(미세할 정도, 게다가 순금!), 여기에 직접 전원을 가했다가는 회로가 타자 못해 증발합니다.

CPU의 핀들이 여기에 연장선상으로 이어집니다. 굵기가 처음 연결된 선들보다 굵기 때문에 이 핀들은 저항이 높습니다.

이 핀들을 통해서, 비로소 전류가 칩안에 전해지는 것입니다.
남은 것은 패키징 작업입니다. 칩 자체는 매우 작기 때문에, 사람 손에 들기 힘듭니다.

게다가, 이렇게 작아서는 동작시킬때 발생되는 전자의 운동에너지로 인한 열 때문에 마찬가지로 칩을 위협하게 됩니다.

 패키징을 통해서 표면적을 넓게 가지고, 이것이 방열 효과를 불러 옵니다.
여기까지가 실질적인 제품 생산의 최종 단계입니다.

설명된 것은 가장 간략화된 도식입니다. 실제로는 보다 복잡한 과정을 거치며, 일부 생산 과정중에 빼거나 더하는 부분도 있습니다.

번외1. DDR이 이전 램보다 빠른 이유.
이전의 램은 SDR(Single Durate Ram)이었습니다. 메모리 소자인 램은 항상 전기를 담고 있는 것이 아닙니다. 일정한 주기동안 전기를 담았다가 내 보내면서 메모리 비트를 유지하는 것입니다.
SDR램은 한 번의 주기 동안 단 한 번만 정보를 읽어 올 수 있습니다. 즉, 읽어 올 수 있는 주기를 놓치면, 다음 주기동안 CPU는 대기상태가 되어야 하는 거지요. 반면에, DDR(Double Durate Ram)은 이름처럼 한 주기 동안 두 번 읽어 올 수 있는 기회가 있습니다. 따라서, 한 주기 내에서 처음 읽어 올 수 있는 기회를 놓쳤다고 해도 두 번째 구간에서 다시 읽어 올 수 있는 기회를 얻는 거지요.
단순수치상으로 따지자면 대기 시간이 절반으로 줄어 든다고 할 수 있겠습니다.

번외2. 어느쪽 CPU가 좋은가?
개인적으로는 인텔이든 AMD든 어느쪽에 손들어 주기가 어렵다고 생각하는 사람입니다. 왜냐하면, 목적과 가동하는 프로그램에 따라서 천차 만별적인 성능차를 보여주기 때문입니다.
동일한 클럭 속도에서 차이가 나는 이유중 하는 명령 구문(Instrument)의 배치가 이유가 될 수도 있습니다. 예를 들어서, A의 CPU는 곱셈 명령을 첫 번째로 두고, 덧셈을 두 번째로 두었다고 칩시다. B의 CPU는 그 반대의 설정 상태입니다. 클럭의 순번에 따라서 명령이 이행됩니다.

A : 곱셈 덧셈
B : 덧셈 곱셈

가령, 곱셈을 두 번 하는 명령을 수행한다면, A의 CPU는 첫 번째 클럭과 세 번째 클럭에서 곱셈 명령을 수행하고, 이에 따라서, 총 클럭은 3이 걸립니다. 반면에 B의 CPU는 곱셉 명령을 수행하면 두 번째 클럭에서 한 번 곱셈을 하고, 다시 네 번째 클럭에서 곱셈을 하게 되므로, 최종적으로는 총 클럭이 4가 걸립니다.
이렇게 보면, B의 CPU가 느린 것처럼 보입니다. 그로나, 뎃셈으로 수행을 바꾼다면 이야기는 바뀌겠지요?
굉장히 단순하게 말씀드린 것이지만, CPU들의 성능은 이런식으로 얼마든지 마음대로 해석될 수 있다는 것입니다. PC상에서 흔히 돌리는 벤치 마킹 프로그램은 잡지 수준의 리뷰에서는 적용하지만, 연구 수준에서는 그다지 신뢰하지 않습니다.
특정 수행에 최적화된 제품으로 얼마든지 소비자들을 현혹시킬 수 있기 때문입니다. 실제로, 인텔과 AMD는 자사에 유리한 벤치 마킹 결과로 소비자들을 속였던 적이 있었습니다. 또한, 그래픽 세계의 두 강자인 ATI와 nVidia역시 같은 혐의를 받은 적이 비일 비재합니다.
이러한 명령 구문의 배열에 의한 속도 저하를 극복하는 방법들로는 캐쉬 메모리를 늘린다거나, 파이프 라인 설계를 하는 것입니다

 

 

참조 : http://www.joysf.com/forum_sf/2078837