3.DDR3 SDRAM의 동작원리 - RESET, 8bit PREFETCH

 

 

이제 DDR2의 시대는 무르익다 못해 완숙했으며 바야흐로 DDR3의 시대가 도래했다.
기존의 DDR1, DDR2와 비교하여 DDR3에 새로이 적용되는 기술을 살펴보고 정확히 이해하여 시스템을
설계할 수 있어야겠다.

1. DDR3 SDRAM에 적용된 새로운 기능
   가. ZQ CALIBRATION
   나. DYNAMIC ODT
   다. RESET, 8bit PREFETCH

상기의 function들에 대하여 하나씩 검토하기로 한다.

☞ DDR3 SDRAM의 동작원리 - ZQ CALIBRATION
☞ DDR3 SDRAM의 동작원리 - DYNAMIC ODT

혹시 DDR1, DDR2 SDRAM에 대해서 학습이 필요하신 분은 본 블로그의 다른 포스트들을 먼저
숙지하시고 이 포스트를 접하셨으면 한다.

2. RESET
   DDR3 SDRAM에선 device에 external reset이 추가되었다.
   [RESET의 역할]
   - Power-up동안 device의 pin들을 high-Z상태로 만들고 ODT를 disable한다.
   - Device내부의 state machine을 reset하여 start-up하면서 발생할 수있는 에러를 방지한다.
   - Reset이 low에 있는 동안 DRAM내부 회로가 initialize된다.

   [RESET의 특징]
   - Device의 initialize에도 사용되지만 warm boot에도 사용할 수 있다.
   - DRAM에 저장되어 있던 data들과 mode register값들이 초기화 된다.
   - Reset sequence전에 power supply는 stable되어야 한다.
   - Power-up할 때 reset sequence에서 요구되는 period는 최소 200us.
   - Warm reset sequence에서 요구되는 period는 최소 100ns.

   [이전의 DDR SDRAM들과의 차이점]
   - DDR3 이전의 DRAM들은 Initialization이 PRECHARGE나 AUTO REFRESH같은 command가
      발생했을 때 이루어짐.

ㄴ   DDR3 SDRAM은 8bit prefetch 구조를 가지고 있어서 동일한 동작 주파수라는 가정하에 DDR2보다
   2배 빠른 속도로 동작한다. (DDR2 SDRAM은 4bit prefetch의 구조이다.)

   다음의 그림에서 보면 DDR3 SDRAM의 memory core에서 I/O buffer쪽으로 8bit씩 데이터가 전달됨을
   알 수 있다. 화살표의 방향은 read sequence를 나타낸다.
   반대로 DRAM에 write할 때는 역 방향으로 동작하게 된다.

이 그림을 보면 DDR3 DRAM이 다른 device들에 비해 얼마나 빠르게 동작하는지 알 수 있다.

[참고]
New Features of DDR3 SDRAM
- ELPIDA -

DDR3 Power-Up, Initialization, and Reset
- MICRON -

참조 : http://www.easytv.co.kr/120