4.DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY

 

DDR2 SDRAM에 새로이 적용된 기술들을 살펴보고 기존 DRAM들과의 차이점을 확인한다.

1.DDR2 SDRAM에 적용된 new function
  가. 4-bit PREFETCH
  나. ODT (ON DIE TERMINATION)
  다. OCD (OFF CHIP DRIVER)
  라. POSTED CAS AND ADDITIVE LATENCY

상기의 function들에 대하여 하나씩 검토하였고 이번 포스트가 그 마지막이 되겠다.

☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - OCD

2. DDR SDRAM의 문제점
  DDR SDRAM에서의 single read 동작은 다음과 같았다.
  가. 'ACT'로 bank를 활성화
  나. 'ACT'후 tRCD time이 지나고 선택된 bank에 대해 'READ'명령어 입력
  다. 'READ'후 CL time이 지나고 DQ를 latch

 

  하지만 multiple하게 read/wirte가 실행된다면 아래 그림처럼 첫번째의 파란색 RAS신호('ACT')후  tRCD time뒤에 파란색의 CAS신호 ('READ'나 'WRIT')가 나와야 하는데 그렇게 되면 세번째의 노란색  RAS('ACT')신호와 파란색의 CAS('WRIT')신호가 충돌하게 된다.

  그 충돌을 피하기 위해 세번째의 노란색 RAS신호는 one clock delay후에 진행되며 그 결과 DQ의  중간에 empty space가생긴다.
  이는 command/data bus의 효율을 떨어뜨리고 bandwidth가 감소되는 이유가 된다.

 

 

 

 

3. DDR2 SDRA에서의 성능 향상
  가. RAS신호 바로 뒤나 tRCD time내에선 언제든지 CAS신호를 붙일수 있도록 하여 성능의 향상을  꾀했다.
  나. CAS신호가 입력되면 AL time뒤에 CL이 있고 그 뒤에 DQ가 latch되는 것이다.
       아래의 그림에서 보듯이 명령어 처리가 매우 단순해지고 empty space가 사라졌음을 확인할 수  있다.

 

 

 

  다. 이 posted CAS 동작은 command order를 단순화 시켜서 command bus와 data bus의 효율을 높이게  되는 것이다.
  라. AL(Additive Latency)를 변경하면서 그에따른 Posted CAS의 위치가 결정되며 이는 아래  Read Latency의 예에서 볼 수 있다.
  마. AL의 값은 EMRS register에서 세팅한다.

[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -

HOW TO USE DDR SDRAM
- ELPIDA -

DDR2 SDRAM TECHNOLOGY
- ELPIDA -

 

 

 

참조 : http://www.easytv.co.kr/99