Huffman coding의 정의와 예제 압축알고리즘의 가장 인기있는 알고리즘이 아닌가 한다. MPEG 의 기본 압축 알고리즘으로도 쓰이고 있고 우리가 자주 사용하는 알집 역시 허프만 알고리즘으로 한번 압축한후 Lempel 이라는 간단한 압축알고리즘으로 한번 더 압축하는 프로세스라고 하니 허프만 알고리즘은 그 효율을 인정.. [알고리즘] 2012.08.01
7. SDRAM Controller Test 이제 이 controller가 simulation에서만 도는 것이 아니라 실제 하드웨어에서도 도는지 확인해 보아야 한다. 그냥 simulation과 실제 하드웨어에서 도는 것은 쪼.. 매 마~~~이 틀리다. 하드웨어로 테스트 하기 위해서 가장 삐싸고 좋은 방법은 chip을 만들어서 테스트 하는 것이다. 그러려면 지금으로.. [메모리] 2012.07.20
6. SDRAM controller - 2 amba_define.v AMBA 2.0에서 사용되는 신호 들에 대해 define을 해 놓은 것이다. //--------------------------------------------------------------- // Copyright (c) 2009-2010 by Dynalith Systems Co., Ltd. // All right reserved. // // http://www.dynalith.com //--------------------------------------------------------------- // VERSION = 2010.02.01. //---------------.. [메모리] 2012.07.20
5. SDRAM controller - 1 이제 실제로 SDRAM Controller에 대해서 하나씩 이야기 해보자. 먼저 SDRAM Controller는 SDRAM과 interface를 하는 부분과 다른 user interface 연결 부분으로 나뉜다. user interface에는 간단한 memory interface를 제공하도록 한다. 간단한 address, read/write signal, data 정도로 이루어 지는 간단한 interface가 되는 것이.. [메모리] 2012.07.16
4. SDRAM 동작테스트 일단 SDRAM이라는 것에 대해서 어느 정도는 알 것 같다고 하자. 사실 어느 정도 알아서는 Controller를 제대로 만들기 어렵다. 제대로 Controller를 만들려면 Spec.에 대해 정확한 지식이 필요하다. 그러려면 얼마나 큰 노력이 필요하겠는가? 아.. 역시 엔지니어는 삽질의 연속이 될 수 밖에 없나 보.. [메모리] 2012.07.16
3. SDRAM 동작원리 먼저 우리가 사용하고자 하는 SDRAM에 대해 간단히 살펴보자. datasheet에 나오는 내용에서 몇 개만 살펴보자. K4S643232H 512K x 32Bit x 4 Banks FEATURES • JEDEC standard 3.3V power supply • LVTTL compatible with multiplexed address • Four banks operation • MRS cycle with address key programs -. CAS latency (2 & 3) -. Burst.. [메모리] 2012.07.16
2. SDRAM 선정 hardware controller를 설계하려면 기본적으로 target device에 대한 이해를 해야 한다. 일단 target device를 선정하고 datasheet를 독파 해야만 한다. 일단 현재(2010.05.12) 내가 선정하려는 SDRAM은 data bitwidth가 32bit인 SDRAM component이다. 내가 선정한 package는 현재 단종된 상태이지만 하나의 칩으로 되어 있.. [메모리] 2012.07.16
SDRAM 이란? SDRAM이란? Synchronous dynamic random access memory (SDRAM) is dynamic random access memory (DRAM) that has a synchronous interface. Traditionally, dynamic random access memory (DRAM) has an asynchronous interface, which means that it responds as quickly as possible to changes in control inputs. SDRAM has a synchronous interface, meaning that it waits for a clock signal befo.. [메모리] 2012.07.16
SDRAM controller 설계 편집하기 본 내용은 SDRAM Controller IP를 설계하는 것을 주 내용으로 합니다. IP(Intellectual Property) 라는 것은 그냥 일반사람들이 컴퓨터 네트워크에서 사용하는 IP address를 말하는 것이 아니고, 전자공학에서 특정한 기능을 하는 블럭으로서 아날로그 IP, 디지털 IP, 또는 혼성 IP등이 있을 수 있.. [메모리] 2012.07.16
I2C 개요 2C는 2개의 라인으로 100k 또는 400k까지의 비교적 저속의 데이터 전송을 할 수 있는 버스이다. 내부 레지스터로 제어되는 많은 종류의 디바이스들이 I2C를 지원하다. 간단해 보이기는 해도 버스하나에 여러개의 디바이스가 물려서 버스를 공유할 수도 있고 두 개 이상의 마스터를 둘 수도 있.. [통신] 2012.07.03
