Interfacing Between LVPECL, VML, CML, and LVDS Levels
Neo Park2012. 8. 9. 15:23
Microchip社 홈페이지에서 a designer would need to handle the 3.3V challenges 라는 문서를 가져왔습니다.
Tips ‘n Tricks 이란 이름으로 링크가 걸려있는 그 문서의 내용 몇가지를 살짝 맛봅시다.
알림!
이 포스트에는 문서를 보고 개인적으로 해석? 및 이해한 내용이 담겨있지만. 잘못된 해석은 오히려 문제가 되기때문에 자세한? 해석은 하지 않았습니다. 의역과 오역이 많을 수 있기 때문입니다.
어쨌든 한컴사전을 활용했습니다. -_-;;
참고!
이 문서에서는 기존 5v를 쓰는 회로에서 3v를 활용하는 방법을 주로 하고 있다.
# Power Supplies
위의 표는 전압을 공급하기 위한 방법으로 알려진 방법중 간단하게 비교를 해놓은 표이다.
문서에서는 일반적으로 많이 쓰이는 선형(리니어) 레귤레이터와 고효율을 보이는 스위칭 레귤레이터 그리고 심플한 구성으로 제너다이오드나, 다이오드를 쓰는 방법에 대해 비교를 해놓았다. 보통 많이쓰는 선형 레귤레이터는 구성이 단순하고 편하게 쓸 수 있을지 모르나 효율이 좋지 못하고 레귤레이팅 과정에서 남는 전압은 열로 방출하기 때문에 방열판을 달아주어야 하므로 공간을 많이 차지할 수 있다. 스위칭 레귤레이터는 효율이 좋지만 스위칭 노이즈가 발생할 수가 있어서 인덕터와 같은 추가 회로로 인한 복잡성이 발생할 수 있다. 그렇기 때문에 구성할 회로에 따라 서플라이 전압을 만들어주는 레귤레이터 선정을 잘해야 한다.
문서에서는 레귤레이터를 회로 구성으로 직접 만들 수 있는 팁을 아래와 같이 보여주고 있다.
저렴한(?) 방법으로 제너다이오드에 정전압이 걸리는 것을 이용한 레귤레이팅이다.
저렴하지만 떨어지는 효율을 갖고 있다.
다이오드에 정방향으로 전류가 흐를 시 약 0.6~07v가 걸리는 방법을 이용한 레귤레이팅이다.
하나의 다이오드당 0.6v가 걸린다고 하면 5v - (0.6 * 3) = 3.2V로 강하된 전압이 R1에 걸린다.
계산 과정이 필요하긴 하지만 위 처럼 스위칭 레귤레이터도 구성할 수 있다.
위의 그림 회로구성에 따른 좀 더 자세한 내용과 주의사항은 문서를 참고하기 바란다.
# Digital Interfacing
위의 표는 TTL과 COMS의 일반적인 입출력 문턱전압 특성을 보여준다.
참고!
VIHmin = 게이트가 HIGH 레벨로 받아들일 수 있는 최소 입력 전압.
VILmax = 게이트가 LOW레벨로 받아들일 수 있는 최소 입력 전압.
VOHmin = 게이트 출력단의 HIGH 레벨 최소 전압.
VOLmax = 게이트 출력단의 LOW 레벨 최대 전압.
디지털 인터페이싱 즉, 이 부분에서는 3V와 5V 디바이스 혼용해서 사용할 시에 대한 팁을 보여주고 있다.
3.3V → 5V Direct Connect (3.3V output to a 5V input)
3.3V 디바이스에서 출력을 보내고 5V 디바이스에서 입력을 받을 때이다.
아래는 요구사항이다.
• 3.3V의 VOH 출력 전압은 5V의 VIH 입력 전압보다 높아야 한다.
• 3.3V의 VOL 출력 전압은 5V의 VIL 입력 전압보다 낮아야 한다.
예를 들어 3.3V LVCMOS 출력을 5V TTL이 입력을 받는다고 할 때, 표를 참고하면 아래 두가지가 충족된다.
3.3V LVCMOS VOH of 3.0 volts is greater than 5V TTL VIH of 2.0 volts and 3.3V LVCMOS VOL of 0.5 volts is less than 5V TTL VIL of 0.8 volts.
만약 위의 두가지 요구사항이 충족되지 않을 경우에는 추가회로 구성이 필요하다.
3.3V → 5V Using a MOSFET Translator
먼저 MOSFET을 사용하는 방법이 있다.
MOSFET을 이용하여 전압을 변환하는 것이다. 그대신 고속으로 신호변환을 하거나 데이터를 보내는 일을 할 때에는 스위칭 속도를 염두해야한다. 스위칭 시간 계산은 아래와 같다.
MOSFET의 데이터 시트를 참고하여 계산을 해야할 듯 하다.
TSW = 3 x R1 x (CIN + CS)
3.3V → 5V Using A Diode Offset
다이오드의 오프셋을 이용하는 방법.
입력을 받는 디바이스가 5V CMOS라면 3.3V LVTTL, LVCMOS 출력으로는 5V CMOS 문턱전압에 이르지 못한다. 그래서 위 그림과 같이 다이오드 오프셋을 활용하는 방법이다.
3.3V → 5V Using A Voltage Comparator
전압비교기를 이용한 방법.
OPAMP를 이용한 전압 비교기를 구성 활용하는 방법으로 회로가 복잡해지는 것이 흠이다.
• 반전입력(-) 전압이 비반전입력(+) 전압보다 클 때 비교기는 Vss를 출력한다. • 비반전입력(+) 전압이 반전입력(-) 전압 보다 클 때 비교기는 high 상태를 출력한다.
5V → 3.3V Direct Connect
이젠 반대로 5V 디바이스가 출력을 3V 디바이스가 입력을 받았을 때이다.
5V 출력전압에 대해 3V CMOS의 최대, 최소 문턱전압의 요구 조건은 모두 맞는다.
그래서 직접 연결하는 것 또한 가능하다.
그대신 3V 디바이스에서는 비교적 5V 입력에 대해 여유로운 디바이스여야 하고 그렇지 않다면
데이터 시트를 참고하여, 최대 전압 특성을 확인하여 그에 맞게 회로를 추가 구성해주어야 한다.
5V → 3.3V With Diode Clamp
클램프 다이오드를 이용하는 방법.
대부분의 디바이스의 입출력 핀에는 허용 전압 이상 입력을 방지하기 위한 클램프 다이오드가 있다.
없으면 아래와 같이 클램프 다이오드를 구성한다. 중간에 저항을 넣은 것은 전류제한과 속도를 감소시켜입력 스위칭을 할 수 있게 한다.
5V → 3.3V Resistor Divider
전압 분배를 통한 방법.
전압 분배의 법칙을 이용한 방법이다. 일반적으로 Rs(소스저항)은 10옴 정도로 매우 작다. 무시해도 될 조건이긴 하지만 일단 R1은 Rs보다는 커야한다. 이에 반면 RL(부하저항)은 일반적으로 500K 정도로 매우 크다. 그렇기 때문에 R2는 RL보다는 적어야 한다.
마치며..
문서에는 이 보다 더 많은 팁이 있지만 그 이상의 자세한 내용은 역시 원문을 참고하여 확인하기 바랍니다. 단순한 회로지만 내용이나 독해부족으로 인해 이해를 못한 부분도 있고해서 자세한 사항은 쓰지 않았습니다. 특히 위의 회로를 구성하더라도 큰 전류가 흐른다거나, 혹은 역전류에 대비해야하는 회로도 있으므로 주의사항 같은 것들은 꼭 확인하시길 바랍니다.
일반적으로 5V와 3V 디바이스를 혼용하는 경우는 5V 디바이스와 3V 디바이스간의 통신과 같은 부분에
많이 쓰이는지라 일반적으로는 위의 회로구성만으로도 어느정도 가능할꺼라 생각되지만, 그래도 좀 더 안정성을 위하여 단,양방향 전압 변환 IC의 사용을 고려해보길 바랍니다.
en026368-rollcake99.pdf