|
FET는 전개효과(Field Effect)의 트랜지스터 이며 트랜지스터의 기능은 같지만 전계(전압,voltage)로서
전류를 제어한다는 점이 BJT하고 다르다.
BJT에서는 전류로서 전류를 제어한다. |
|
BJT와 FET의 특성을 [표1]에서 비교 설명 하고 있다.
|
| |
| [표1] |
| 항목 |
BJT |
FET |
| 기본동작원리 |
- 전류로서 전류를 제어. |
- 전압(전계)로써 전류를 제어 |
| 반송자 종류 |
- Bipolar소자(쌍극성)
- 자유전자와 정공이 모두 전도 현상에 참여. |
- Unipolar 소자(단극성)
- 자유전자와 정공 중 하나만이 전도 현상에 참여. |
| 단자의 명칭 |
- Base/Emitter/Collector |
- Gate/Source/Drain |
| 장점 |
- 스피드가 빠르다.
- 전류 용량이 크다. |
- 입력 임피던스가 크다.
- 온도에 덜 예민하다.
- 제조가 간편하다 : IC제조에 용이
- 동작 해석의 단순(Unipolar)
|
| 소자의 구분 |
- NPN
- PNP |
- N 채널
- P 채널 | |
| |
|
FET 는 BJT 보다 제조가 간편 하여 IC 제조에 많이 쓰인다. 이는 제조에 필요한 공정 단계 및 사용 장비를 줄일 수 있으므로 단가가 싸지기 때문이다. 소자의 구분으로 BJT 에서는 NPN, PNP 형태가 있는 반면 FET 에서는 N 채널, P 채널이 있다. 전류의 전도 현상에 정공이 참여하는 것을 P 채널이라하며 자유전자가 참여 하는것을 N 채널 이라한다.
|
| |
| 1. FET 발전 과정 |
 |
FET 는 맨 처음 1926년에 최초 만들어 졌다.
Julius Edger Lilienfeld 가 3개의 특허를 출원 하였으며, 최초의 FET는 Cu2S반도체에 금(Au)의 Source, Drain, Gate 단자로 구성되었다. 그러나 이 FET 개념은 시제품으로 구현되지 못하고 실험실 레벨에서 제작되었다.
1960년대에 청정 개념이 반도체 클린룸에 도입 되면서 이를 해결함으로서 MOSFET가 출현 하게 된다. 이후 1970년대 부터 본격적인 산업화가 이루어 지면서 대량 생산이 시작 되었다.
|
|
Fig.1 |
| |
| |
|
2. FET 종류 및 기호 |
| |
| FET 는 크게 JFET(접합형 FET)와 MOSFET(MOS형 FET)로 나눌 수 있다. |
| |
 |
JFET 는 n채널, p채널 으로 나눌 수 있다. n 채널은 Gate에서 소자 쪽으로 지각 방향으로 화살표로 표시 되며 전류가 흐르도록 표시된다. 소자에서 바깥쪽으로 전류가 나가는 것을 표시하는 것을 p채널 이라 한다. |
|
Fig.2 |
|
 |
MOSFET는 Enhancement MOSFET 와 Depletion MOSFET로 나눈다.
자세한 사항은 MOSFET에서 다룬다. |
|
Fig.3 |
| |
| |
|
3. n 채널 작동 원리
|
| |
 |
N채널 p채널이라는 표시는 drain과 source가 연결된 물질에 따라 표시 된다.
간단한 n채널 JFET가 [그림4]에 나타나 있다. 여기서 drain과source는 n 채널에 연결되 있고
gate는 p채널에 연결되어 있다. N 채널 반도체에 p 채널을 도핑하여 P-N 접합을 만드는 것이다.
이때 drain에 (+), source에 (-)를 걸어 주면 전류는 주 반송자(n채널에서는 자유전자,p채널에서는 정공)가 source-drain 채널을 통해 흐르게 된다.
N채널의 물질은 drain에서 source까지의 전류 통로를 제공한다. N채널 JFET에서는 drain은 (+)인가 함으로서 자유 전자가 drain쪽으로 이동하도록 한다.
즉, 전류는 source 쪽으로 흐른다.
Gate 는 ,P형 반도체로 이루어 지며 , P-N 접합이 형성된다. 이때 P-N 접합은 반드시 역방향 바이어스(reverse bias)가 되어야 한다.
순방향 바이어스(forward bias)가 되면 전류가 흐르므로 전계효과 FET 소자로서 기능을 갖지 못한다.
|
|
Fig.4 N channel | |
| |
 |
 |
|
Fig.5 (a) n 채널 JFET |
(b)
| |
PN 접합에 역방향 Bias가 걸리면 공핍층(depletion region)이 생성되고 gate접압이 증가함에 따라 공핍층도 같이 증가한다. 이 공핍층은 주 반송자가 없으므로 drain-source간 전류 흐름이 약해진다. 결과적으로 drain-source간의 전류 이동은 gate의 전압에 의해 제어 된다.
[그림5 b]은 전형적인 JFET의 전압 곡선을 나타내는데 drain-source의 전류 흐름은 gate의 전압에 의해 영향을 받는 것을 알 수 있다. Gate의 전압이 증가할 수록 drain-source의 전압 역시 증가함을 볼 수 있다. |
| |
|
 |
JFET의 동작 원리를 정리하면 Fig.6 과 같다.
① Gate는 역 바이어스된 pn접합이므로,이 부분을 입력단자로 사용하면,입력 임피던스가 매우 크게 된다.
② Gate에 역 Bias값이 커질수록 pn접합에서의 SCL폭이 커지므로, 전도 채널폭이 좁아진다.
- 전류량은 Gate전압에 의해 제어된다.
③ Gate 역 Bias값이 커져 어느 값이 이르면 SCL폭에 의해 전도채널이 막히게 된다.
- 이 상태를 핀치오프(pinch off)라고 한다.
- 이때 게이트 전압을 핀치오프 전압( Vp ) 라고 한다.
|
|
Fig.6 |
| |
출처 : http://www.semipark.co.kr/semidoc/basic/jfet.asp?tm=1&tms=7