내가 알고 싶은 것들

1. 개요 - 데이터 통신이 발달하여 컴퓨터 사이에 고속의 효율 높은 전송이 필요하게 되어 ISO에서 HDLC(High-level Data Link Control)을 제정하였음 - HDLC 절차는 임의의 비트 길이의 정보를 프레임이라는 전송 제어 단위로 분할하여 프레임내의 제어 정보에 포함한 명령과 응답을 이용하여 연속적인 정보를 전달하게 하는 전송 제어 절차임 - HDLC는 포인트-투-포인트와 멀티포인트 링크 상에 반이중이나 전이중 통신을 지원하기 위하여 설계된 비트 중심의 데이터링크 프로토콜임 - HDLC는 LLC(Logical Link Control, Lan에서 사용), PPP(Point-to-Point Protocol, 인터넷에서 사용), LAP-D(Link Access Procedure, D C..

S 파라미터는 무엇인가? S 파라미터는 흔히 2쌍의 포트로 이루어져 입력과 출력의 비를 알기 쉽게 측정하기 위해 사용된다고 합니다. 그러나 이러한 접근은 어려울 수 있습니다. 어떤 식으로 이해해야 할까요? 바로 위의 그림처럼 생각해보면 어떨까요? 비유를 다른 방식으로 할 수도 있지만 쉽게 접근해보면 우리가 음식을 먹은 만큼 같은 양의 변으로 나오게 된다면 100점 만점의 100점이라고 생각하는 것입니다. 즉 먹은 것을 바로 내보낸다는 것이죠. 우리의 몸에 음식을 내보내는 것을 목표로 한다면 그중에서 소화되는 부분이 있을 수도 있고 소화불량으로 다시 내보내질 수도 있습니다. 이러한 종합적인 것을 고려한 것이 바로 S 파라미터라고 생각해보는 것은 어떨까요? 왜 S 파라미터를 쓰는가? 저주파 대역에서 파장은 ..

출처 : https://blog.naver.com/bruceyeo4511/150035620316

> Harmonic (고조파)의 정의 하모닉(Harmonic)이란 우리말로는 '고조파'라고 부릅니다. 가끔 고조파와 고주파를 헷갈려 하시는 분들이 있던데 주의하시길!! 고주파는 주파수가 높은 전자기파를 말하며, 고조파는 바로 harmonic을 말하는 것입니다. Harmonic의 정의는 원천주파수(Fundamental Frequency)의 배수 주파수 성분을 말합니다. 예를 들어 1.2GHz의 Harmonic 주파수는 2.4GHz, 3.6GHz, 4.8GHz... 등이 됩니다. 별거 아니죠? 그런데 왜 이런 harmonic이란게 발생하며, 그것이 가진 의미는 무엇일까요? > 생활속의 사례 " 모든 것은 주기적이며, 배수적이다 " 예를 들어 여러분이 작년 9월 16일날 결혼했다고 치죠. 그렇다면 1년이 지난..

CPU와 PCIe bus들 사이의 인터페이스(Interface). 인터페이스는 프로세서 인터페이스, DRAM 인터페이스와 같은 여러 구성 요소와 여러 개의 칩들이 포함될 수 있습니다. 1개 혹은 그 이상의 PCIe 포트와 Root Port 연결 PCIe 계층 영역(hierarchy domain)를 하나의 단일 PCIe 계층(hierarchy)으로 논리적으로 결합합니다. 계층 구조라고 불려지는 하나의 fabric instance는 다음과 같은 구성요소들로 이루어져 있습니다. Rc multiple Endpoints(I/O devices) Switch PCIe to PCI/PCI-X Bridge PCIe Root Port 연결된 가상 PCI-PCI 브릿지를 통하여 PCIe 상호 연결 계층 구조의 일부를 구성하..

수신기의 주요성능지표로 많이 사용되는 SFDR (Spurious Free Dynamic Range)은, 용어의 뜻을 풀어보면 스퓨리어스가 없는 동작대역을 의미한다. (여기서 동작대역은 주파수범위가 아니라 전력범위를 말한다) SFDR은 두개의 주파수 신호가 인가되었을 때, 3차 혼변조성분이 잡음레벨수준으로 억압된 상태의 전력동작범위(Dynamic Range)를 말한다. 결국 SFDR은 신호와 잡음과의 레벨차이를 의미하는 값으로서, SNR과 유사한 의미처럼 보이지만 SFDR은 단신호가 아니라 기본적으로 Two-tone이상의 여러 주파수 신호가 섞였을 때의 Intermodulation에 비례한 값으로 표현된다. 말로 표현하면 뭔가 아리까리할텐데, 이게 무슨말이냐면... 우리가 말하는 SNR은 단순히 신호가 들..

Standard AXI-stream bus AXI4-StreamThe address item is removed, allowing unlimited data burst transmission scale. 1. Interface signal description signal source description ACLK Clock source Global clock signal. All signals are sampled on the rising edge of the ACLK signal. ARESETn Reset source Global reset signal. ARESETn is active low. TVALID the Lord TVALID indicates that the master device is ..

AXI4를 기준으로 한다. in, out은 master 입장에서. Write Channel Write Address Channel Signal AWID(out) : Write address ID; write address group들의 id이다. user IP라면 웬만하면 id 하나만 쓸 듯하다. AWADDR(out) : write address이고... AWLEN(out) : Burst length이다. 해당 수치만큼 데이터를 burst해서 가지고 온다. AWSIZE(out) : burst size인데. data요청의 전체 크기를 말한다. data width * arlen = arsize; 한번의 data beat가 보내는 사이즈의 byte, log2; 즉 log2(wdata_width/8) AWBUR..

PCIe에서 Transmitter가 3-FIR를 통하여 Receiver가 받을 신호를 preset을 통하여 설정하지만, 속도가 빠른 Gen3 같은 경우에는 Receiver에 들어왔을 때, 신호가 무너집니다. 이런 경우 CTLE, DFE를 이용하여 받은 신호를 보정해줍니다. 1. CTLE Linear equalizer는 불필요한 주파수 성분을 제거합니다. PCIe에서는 high-pass filter 역할을 하며, high-pass filter는 고주파 대역의 주파수는 통과시키고 저주파 대역의 성분을 가진 주파수의 voltage를 감소시킵니다. 이는 eye를 조금 더 확장하는 역할을 하지만, high-frequency noise를 증폭시키는 역할을 합니다. CTLE high-pass filter는 고주파수 ..

1. SPI(Serial Peripheral Interconnect) 버스란 SPI (Serial Peripheral Interconnect) 버스는 Motorola에 의해 개발된 전이중 (full duplex) 통신이 가능한 동기 통신 규격이다. I2C와 마찬가지로 마스터-슬레이브 방식으로 동작하며 마스터가 동기를 위한 클럭을 출력한다. 각 SPI 슬레이브 장치는 chip enable (/CE) 입력을 가지고 있으며 이 입력이 활성화되었을 때에만 동작한다. 따라서 마스터는 여러 개의 slave select (SS) 선을 슬레이브들의 /CE에 연결하고 한 순간에 하나의 슬레이브만 선택하는 방법을 사용하여 두 개 이상의 슬레이브 장치들을 구동할 수 있다. SPI의 통신 속도는 최고 70 MHz에 이르기 때..