최근 고속 칩 트랜드 - Solving SI/PI issue on chip(package) level

 

칩의 동작 속도가 고속화 되면서 가장 크게 문제가 되는 부분은 칩과 칩 간에 인터커넥션(interconnection)에서 임피던스 불일치(impedance discontinuities) 이다.

 

이 문제는 칩의 출력 임피던스와 인터커녁션 - PCB의 trace라고 생각해자 - 의 임피던스 불일치에서 발생한다.

따라서 보드 상에서 칩과 trace 시작 부분 사이에 터미네이션(termination) 저항을 넣거나 trace 종단과 파워 혹은 그라운드 사이에 터미네이션 저항을 넣어서 임피던스를 매칭시켜 주는 일을 한다.

 

그런데 여기에는 2가지 문제가 있을 수 있다. 하나는 신호 수가 매우 많을 경우 저항이 차지 하는 면적이 너무 많아져서 칩 근처에 저항을 배치하지 못하게 되는 문제가 발생할 수 있다. 결과적으로 칩과 저항의 거리가 멀어져 터미네이션 성능이 저하 될 수 있다.

다른 하나는 칩에서 나온 신호가 저항을 경유하기 위해서 스트립 라인에서 보드 외각으로 비아를 경유하여 나온 후에 다시 비아를 경유하여 스트립 라인으로 들어갈 경우 GHz 대역 신호의 품질이 나빠질 수 있는 문제가 있다.

 

이런 문제를 해결 하기 위하여 오래 전부터 칩 내부에 터미네이션 저항 기능을 넣어서 사용할 수 있게 한 칩들이 있다. 이 기능은 활성화 될 수도 있고 꺼질 수도 있다. 이런 기능은 업체별로 부르는 용어가 다른데 대표적인 것으로 다음과 같은 용어가 있다. 

 

ODT(On-Die Termination)

OCT(On-Chip Termination)

DCI(Digitally Controlled Impedance)

 

 ODT 기능이 없을 경우, 아래 그림처럼 보드 상에서 디스크릿 저항으로 터미네이션을 해주어야 한다.

 

칩 내부에 터미네이션 기능이 있는 경우는 아래 그림과 같다.

 

 위처럼 내부 터미네이션을 이용하는 대표적인 칩으로는 DDRx DRAM과 FPGA 같은 칩들이 있다. 이런 칩들은 ODT 기능으로 SI 문제의 제일 큰 비중을 차지 하는 임피던스 불연속 문제를 해결한다.

 최근 칩 트렌드는 고속화도 있지만 저전압화도 같이 진행되고 있다. 저 전압화의 영향으로 voltage tolerance 마진이 부족해지고 있다. 

전통적으로 PI 문제는다음과 같이 해결한다. 고주파 영역 노이즈를 억제하기 위해서 칩 세라믹 커패시터를 칩 주변에 배치하고 저주파 영역 노이즈르 억제하기 위해서 보드상 아무 곳에나 벌크 커패시터를 배치한다.

이 때 고주파 영역에서 디커플링 성능은 마운팅 조건에 따라서 많이 달라질 수 있다. 가장 성능이 좋으면서 보드의 영향을 덜 받게 커패시터를 배치하는 방법은 패키지 보드에 커패시터를 배치하는 것이다. 그렇게 하면 상당히 고성능의 커패시터를 구현할 수 있다.

 

 

 위 사진은 VERTEX-7 FPGA의 패키지 사진이다. 칩이 마운트되어 있는 패키지 보드에 칩 커패시터들이 실장되어 있다. 이 커패시터들은 보드에 부착되는 커패시터들 보다 매우 우수한 성능을 갖는다. 해당 칩의 데이터시트(아래 그림 참조)에 있는 ESL 값이 보드에 부착된 커패시터 들에 비해서 상당히 작은 것을 알 수 있다(보드에 부착시 대략 1 nH 이상 될 것이다) .

 

 

 VERTEX-7 FPGA는 패키지 내부에 고성능 고주파 커패시터를 내장하고 있기 때문에, 보드에서는 uF 단위 이상의 중간 주파수 노이즈 이하 억제 커패시터들만 붙여주면 된다. 주의할 것은 저전압 추세에서 저주파 영역은 ESR 값이 작은 커패시터를 사용해야 한다는 점이다.

- 위 그림(혹은 사진) 및 표는 Stratix-5 와 Vertex-7 데이터시트 및 해당 제품 회사 홈페이지에서 가져온 것이다.

 

 

 

참조 : http://pcbee.tistory.com/entry/%EC%B5%9C%EA%B7%BC-%EA%B3%A0%EC%86%8D-%EC%B9%A9-%ED%8A%B8%EB%9E%9C%EB%93%9C-Solving-SIPI-issue-on-chip