LPDDR
LPDDR (LPDDR2와 구별하기 위해 때때로 LPDDR1로도 불림)은 원래 DDR SDRAM에 총 전력 소모량 절감을 위한 여러 변형을 가한 것이다.
SDRAM에 비해 가장 극명한 변화는 공급 전압이 2.5V에서 1.8V로 낮아진 점이다. 메모리 재충전(DRAM refresh)이 낮은 온도에서 덜 필요한 점을 이용하여 재충전 회수를 온도에 적응시키며, 메모리의 모든 내용을 지우고 "깊은 절전 모드"에 빠질 수 있게 해서 추가적인 전력 소모 절감을 얻는다. 또한 메모리 칩은 작아지고 기판 면적 점유가 줄어든다. 삼성전자와 마이크론은 이 기술의 두 최대 공급자로 애플의 아이패드, 삼성전자의 갤럭시탭과 모토로라의 드로이드 X[1]등과 같은 다양한 태블릿 기기에 공급하고 있다.
LPDDR2
새로운 JEDEC 표준 JESD209-2E 은 저전력 DDR 인터페이스에 더 큰 변화를 정의했다. 이것은 DDR1이나 DDR2와는 호환되지 않는 규격이지만 아래와 같은 메모리와 호환된다.:
LPDDR2-S2: 2n prefetch 메모리 (DDR1과 같은 종류),
LPDDR2-S4: 4n prefetch 메모리 (DDR2와 같은 종류), 또는
LPDDR2-N: 비휘발성 (플래시) 메모리.
저전력 상태는 기본적인 LPDDR와 비슷하며, 일부 메모리 열만 재충전할 수 있는 약간의 기능 추가가 이루어졌다.
타이밍 변수는 LPDDR-200 에서 LPDDR-1066 까지 정의된다. (즉 동작 클럭은 100 에서 533 MHz에 이른다.)
동작전압 1.2V에서 동작하며 LPDDR2는 동작 배선과 주소 배선을 10비트 DDR CA 버스에 통합한다. 명령어는 예비충전과 최대속도전송(Burst) 정지 코드의 재배열을 제외하고 일반적인 SDRAM 명령어와 유사하다
행 주소 비트 C0는 절대 전송되지 않으며 0으로 취급된다. 최고속도전송(Burst transfer)은 항상 홀수 주소에서 시작한다.
상태 레지스터들은 옛날의 SDRAM과 비교해서 크게 확장되어 8비트 주소 공간을 가지며 이전의 주소를 읽어낼 수 있는 능력을 가진다. 이 레지스터들은 SPD EEPROM보다 작으면서도 그것이 불필요할 만큼 충분한 정보를 포함한다.
S2 장치들은 4기가비트보다 작고 S4 장치들은 1기가비트보다 작은 단 4개의 뱅크를 가진다. 이것들은 BA2 신호를 무시하며 뱅크 개별의 재충전을 지원하지 않는다.
비휘발성 메모리 장치는 재충전 명령이 필요하지 않으므로 사용하지 않으며, 사전충전 명령을 A20이상의 주소 비트를 전송하는 데 이용한다. 낮은 순위 비트(A19이하)들은 뒤이은 활성 명령에 의해서 전송된다. 이 경우 메모리 배열에서 선택된 행은 그것들이 읽기 명령에 의해 읽을 수 있는 4 또는 8 행 데이터 버퍼(BA비트로 선택된)로 전송한다. DRAM과는 달리 뱅크 주소 비트는 메모리 주소의 일부가 아니며 어떤 주소든 모든 행 데이터 버퍼로 전송가능하다. 행 데이터 버퍼는 메모리 종류에 따라 32에서 4096바이트의 길이를 가진다. 32바이트보다 큰 행은 활성화 명령시 몇몇 낮은 순위의 주소비트를 무시한다. 4096바이트보다 작은 행은 읽기 명령시 몇몇 높은 순위의 데이터 비트를 무시한다.
비휘발성 메모리는 열 데이터 버퍼의 쓰기 명령어를 지원하지 않는다. 대신 특수 주소 구역의 순차적인 제어 레지스터가 읽기/쓰기 명령어를 지원하며 이것으로 메모리 열의 삭제와 프로그램이 가능하다.
참조 :
- ↑ Anandtech Samsung Galaxy Tab - The AnandTech Review, December 23, 2010
- ↑ JEDEC Standard: Low Power Double Data Rate 2 (LPDDR2). JEDEC Solid State Technology Association (February 2010). 2010년 12월 30일에 확인.
- ↑ JEDEC - Mobile Memory: LPDDR2, LPDDR3, WideIO, Memory MCP 2011년 8월 31일 확인.
- ↑ Jessie Shen. “Samsung develops wide I/O mobile DRAM for smartphones, tablets”, 《DIGITIMES》, 2011년 2월 22일 작성. 2011년 8월 31일 확인.
http://ko.wikipedia.org/wiki/%EB%AA%A8%EB%B0%94%EC%9D%BC_DDR
'[메모리]' 카테고리의 다른 글
[SDR SDRAM controller] (0) | 2014.03.11 |
---|---|
플래시 메모리의 개요 및 개요 (0) | 2013.06.26 |
JEDEC의 차세대 모바일 메모리 LPDDR4와 Wide I/O 2 (0) | 2013.06.07 |
SDIO(Secure Digital I/O)란 무엇인가? (0) | 2013.06.03 |
SD와 SHDC, 그리고 SDIO (SD vs SDHC, and SDIO) (0) | 2013.06.03 |