차세대 모바일 메모리가 보인다
모바일 기기에 맞춰 LPDDR4와 와이드 I/O 2라는 2종류의 차세대 DRAM 규격이 JEDEC(미국 전자공업회 EIA의 하부조직으로 반도체의 표준화 단체)에서 책정 중입니다. 앞으로 1~2년 동안 시장에 나올 LPDDR3와 와이드 I/O의 후속작입니다. 즉 앞으로 2세대 후의 메모리가 됩니다. LPDDR 계열이 지금의 LPDDR2처럼 x32의 병렬 인터페이스의 DRAM 규격이고 와이드 I/O가 다이 스택을 고려한 512비트 촤광대역 DRAM 규격입니다. 양쪽 모두 메모리 대역에서 25.6~34.1GB/s를 목표로 합니다.
이 숫자는 스마트폰이나 타블렛의 메모리 대역이 앞으로 몇년 동안 현재 PC 수준까지 따라잡는다는 것을 의미합니다. DDR4의 처음 스펙인 2133Mtps에서 듀얼채널(128비트)을 구성하는 PC에선 메모리 대역이 34.1GB/s가 되기 때문입니다. 결국 모바일 기기의 메모리가 PC와 같은 수준이 됩니다.
모바일 메모리는 2년마다 2배 주기로 빨라지고 있습니다. 스마트폰이나 타블렛의 메모리가 2년마다 점점 빨라지고 있으며, 같은 인터페이스에선 2년마다 메모리 대역이 두배로 늘어나는 것입니다. PC 메모리와 비교하면 2009년까지 DDR이었던 메모리가 2010년에는 DDR2가 되고 2012~2013년에 DDR3, 2015년까지 DDR4가 되는 것입니다. 느긋한 PC 메모리의 발전과 비교하면 놀라울 정도로 빠른 메모리 기술 발전입니다.
실제로는 애플처럼 메모리 인터페이스 폭도 확장하는 경우가 있기 때문에, 모바일 디바이스의 메모리 대역은 2년마다 2배 이상의 주기로 넓어지고 있습니다. 애플은 거의 1년에 2배 주기로 메모리 대역이 늘어나고 있습니다.
모바일용 메모리의 버스 폭
모바일 기기가 급격한 고속화를 견인
이렇게 빠른 고속화를 견인하는 것은 모바일 기기의 급격한 진화입니다. 2012년 5월에 열린 JEDEC 모바일 포럼에서 ARM이 모바일 기기용 SoC의 동향을 발표했는데, 앞으로 2~3년 동안 스마트폰이나 타블렛용 SoC는 성능이 매우 높아지게 되고 그 때문에 넓은 메모리 대역도 필요로 하게 됩니다.
모바일 기기용 SoC의 동향
특히 디스플레이 해상도의 성장이 메모리 대역을 견인하는 요인이라고 퀄컴은 설명합니다. 타블렛이 노트북 해상도를 넘어서면서 여기에 맞춰 메모리 대역을 높일 필요가 있습니다. 그리고 메모리 대역의 요구는 이미 기다릴 수 없을 정도까지 높아졌습니다. 그 때문에 JEDEC에서는 모바일 DRAM에서 이례적인 속도로 스펙을 빠르게 제정하고 있으며, 그래서 차세대 DRAM 규격이 나오고 있습니다.
우선 JEDEC은 차세대 메모리인 LPDDR3의 고속 버전인 LPDDR3E에서 2133Mtps의 전송율을 추가했습니다. 그리고 LPDDR3의 2년 후엔 LPDDR4를 로드맵에 정식으로 넣었습니다. 아래의 JEDEC 로드맵은 실제 제품 도입 주기에 차이가 있지만, 모바일 DRAM 개발에 시간이 얼마나 걸리는지를 알 수 있습니다. 제품 도입은 여기서 1년 정도 뒤의 일입니다.
모바일용 메모리의 버스 폭
차트를 보면 와이드 I/O도 2년 후에 와이드 I/O 2로 발전함을 알 수 있습니다. 여기도 와이드 I/O에서 와이드 I/O 2가 되면 2배 이상의 전송율이 됩니다. 차트를 보면 JEDEC이 2~3년마다 2배나 그 이상의 주기로 메모리를 광대역화려는 것을 알 수 있습니다. 그 빠른 주기로 PC 메모리를 앞지르려는 것입니다.
모바일용 메모리의 트렌드
LPDDR4는 저전력화에 초점을 맞춘다
LPDDR4의 핵심은 DDR4 수준의 대역을 저전력으로 실현하는 것입니다. JEDEC은 LPDDR3가 빠른 메모리 대역 수요에 맞추기 위해 규격을 서둘러 책정하면서 소비 전력을 희생했다고 설명합니다. LPDDR4는 그런 문제에 맞춰 보다 낮은 전력에서 광대역 실현을 목표로 합니다.
LPDDR4의 개요
JEDEC은 한때 LPDDR3의 후속작으로 LPDMM(Low Power Dual Mode Memory)라 부르는 시리얼 인터페이스 메모리를 검토했던 적이 있지만 지금 그 계획은 사라졌습니다. LPDDR4의 스펙은 램버스의 모바일 XDR DRAM 전송율과 겹칩니다.
JEDEC은 앞으로 당분간 LPDDR과 와이드 I/O의 2가지 메모리 규격을 같이 가지고 갑니다. 와이드 I/O와 LPDDR3, 와이드 I/O 2와 LPDDR4로 묶어서 가는 것입니다. 같은 수준의 메모리 대역에서 보다 전력 사용량이 낮은 와이드 I/O와, 보다 저렴한 LPDDR로 구분합니다. 그러니까 시장의 선택에 맡기는 것입니다.
와이드 I/O는 처음 규격화할 때 SDR에서 200Mtps까지의 전송율, 와이드 I/O 2는 DDR4에서 533Mtps의 전송율을 목표로 하고 있습니다. 와이드 I/O의 규격화 단계에서 와이드 I/O 2는 예정 중이며, 리서브 핀 등도 고려하고 있으니 와이드 I/O 2는 보다 슬림하게 갈 것입니다.
2Tbits/sec의 초 광대역 와이드 I/O를 고성능 프로세서용으로
와이드 I/O는 모바일 이외의 분야에서도 중요합니다. JEDEC에선 현재 모바일 뿐만 아니라 고성능 프로세서에 적합한 와이드 I/O 파생 규격을 논의하고 있습니다. 원안으로는 DRAM 칩 당 메모리 대역이 1Tbits/sec(125GB/sec) 이상을 내는 규격과 2Tbits/sec(250GB/sec)의 규격이 나오고 있습니다. 아래 슬라이드의 오른쪽 위 2개가 도마 위에 오른 고성능 와이드 I/O의 플랜입니다.
와이드 I/O의 규격
1Tbits/sec DRAM는 지금의 와이드 I/O와 같은 4채널 128비트 인터페이스(총 512비트)지만, 전송율을 1세대 와이드 I/O(200Mtps)의 10배로 끌어올려, 1066Mhz DDR에서 2133Mtps까지 구현하는 것을 논의중입니다. 이 계획대로 실현하면 같은 와이드 I/O 계열에서도 SDRAM에서 일반적인 200Mtps에서 DDR3의 최고 스펙과 같은 2133Mtps까지 높일 수 있게 됩니다.
512비트 인터페이스를 2133Mtps의 전송유로 구동하면 원칩의 메모리 대역은 136.5GB/s가 됩니다. 지금의 GDDR DRAM이 6칩(192비트 인터페이스)에서 실현한 메모리 대역을 칩 하나로 구현하는 것입니다.
2Tbits/sec DRAM도 와이드 I/O 계열 기술로 실현하지만 아직 그 개용는 알려지지 않았습니다. 인터페이스의 폭을 넓히는 방법도 검토중입니다. 그 경우 인터페이스를 8채널 128비트 인터페이스(합계 1024비트)로 확장해 2133Mtps로 구동, 273.1GB/sec의 메모리 대역을 실현하는 방법 등이 상정 중입니다. 지금의 하이엔드 GPU를 감당할 수 있는 메모리 대역이 원칩 DRAM에서 실현되는 것입니다.
인텔같은 CPU 제조사가 스택 DRAM 구상을 이야기했을 때, 목표로 삼았던 메모리 대역은 1TB/sec였습니다. 2Tbits/sec 와이드 I/O라면 TSV 인터포저 등을 써서 4칩 구성으로 만들어 1TB/sec의 대역을 실현할 수 있습니다. 실제로는 2048비트의 인터페이스를 구현하는 게 간단하진 않지만, 제조사가 목표로 하는 방향에 근접했음을 알 수 있습니다.
이런 고성능 와이드 I/O는 그래픽이나 PC, 고성능 컴퓨터 등 넓은 용도를 상정하고 있습니다. 이번은 고속 와이드 I/O의 스펙을 어느 정도 범용적으로 책정하고 그것을 3D 다이렉트 스택이나 2.5D 인터포저, 메모리 컨트롤러 칩에 스택한 메모리 큐브 등, 패키지 기술로 각각 시장에 맞춰 차별화하는 것으로 추정됩니다.
고속 와이드 I/O는 NVIDIA 같은 GPU 제조사에게 좋은 소식일 것입니다. 병렬 프로세서인 GPU는 CPU보다 더 높은 효율로 컴퓨팅 성능을 높이고 있기 때문에 CPU보다 메모리 대역의 문제가 더 중요합니다. 와이드 I/O의 스택 DRAM은 GPU가 안고 있는 메모리 대역 문제를 단숨에 줄일 수 있는 중요한 열쇠가 될 수 있습니다.
하지만 스택 DRAM을 쓸 수 있는 시기가 언제일지는 아직 모릅니다. 어떤 훌륭한 메모리 규격이어도 특정 용도에 맞는 한정된 DRAM이 되서 가격이 비싸진다면 쓸 수 없다는 게 NVIDIA의 생각입니다.
'[메모리]' 카테고리의 다른 글
| 플래시 메모리의 개요 및 개요 (0) | 2013.06.26 |
|---|---|
| Mobile DDR(LPDDR), 모바일 DDR이란? (0) | 2013.06.07 |
| SDIO(Secure Digital I/O)란 무엇인가? (0) | 2013.06.03 |
| SD와 SHDC, 그리고 SDIO (SD vs SDHC, and SDIO) (0) | 2013.06.03 |
| DIMM(dual in-line memory module)이란 무엇인가? (0) | 2013.04.24 |