아래는 일반적으로 사용되는 FPGA design 용어들과 표현 방법이다.
ㆍ기능적 모델(Behavioral Model) - 고도로 추상적으로 기술한 시뮬레이션용 모델이다. 이러한 모델의 경우 디지탈 회로의 구현에 대한 세부적 내용은 없다. 보통 수학적인 연산자들이 그대로 사용된다.
ㆍ데이타 플로우 모델(Dataflow Model) - 디지탈 회로의 자동 신디시스(automatic synthesis) 툴을 겨냥한 시뮬레이션용 모델이다. 보통 기본적인 프로시져 구조(procedure constructs)나, 함수적인 연산자(functional operator)들로 기술된다.
ㆍ구조적 모델(Structural Model) - 구성 장치들 사이의 네트 리스트(netlist)적인 표현이다.
ㆍ혼합 수준 모델(Mixed-Level Model) - 위에서 열거한 세가지 모델을 혼용하여 기술한 경우이다.
ㆍ병행 처리(Cuncurrent) - 기술된 구문들이 서로 병행처리(operate in parallel) 되거나 관계 신호의 변화에 반응(initiate by the signal value changes)하여 처리되는 것을 말한다.
ㆍ순차 처리(Sequential) - 구문들이 서술된 순서에 따라 처리되는 것을 말한다. 이 경우 대부분의 프로그램밍 언어들과 같은 이치이나 특히 VHDL과 같은 하드웨어의 기술에서는 순차처리의 실행순서는 매우 중요하다.
ㆍ구동기(Drivers) - VHDL의 신호들은 구동기에 결합되어 있으며 이에 의하여 제어된다. 새로운 신호들은 모두 구동기를 통하여 전파된다.
ㆍ사건(Events) - 사건은 연결된 신호선의 값의 변화일때 발생한다.
ㆍ처리(Transaction) - 신호선에 값이 주어질때마다 처리가 이루어진다고 한다. 이때 값은 변화되었거나 또는 같은 값일 수 있다. 즉, 사건이 될 수 있거나 아닐 수도 있다.
ㆍ감응 리스트(Sensitivity List) - 사건에 따라 반응하게될 신호선들의 묶음이다
'[FPGA]' 카테고리의 다른 글
넷리스트(Netlist)란 무엇인가? (0) | 2012.05.20 |
---|---|
디지털 합성(Digital Synthesis) 또는 로직합성(Logic Synthesis) 란 무엇인가? (0) | 2012.05.20 |
플립플롭(Flip-Flop)의 종류 : RS, JK, T, D플립플롭 (0) | 2012.05.19 |
Verilog Basic Examples (0) | 2012.05.07 |
verilog(벨릴로그)란 무엇인가? (0) | 2012.05.07 |