Basic examples
1.0 Verilog Synthesis Methodology
2.0 Synthesizeable Templates
3.0 Coding Guidelines
4.0 State Machine Guidelines
coding_and_synthesis_with_verilog.pdf
coding_and_synthesis_with_verilog.pdf
0.07MB
'[FPGA]' 카테고리의 다른 글
| FPGA design 에서 사용되는 기본적인 용어 (0) | 2012.05.20 |
|---|---|
| 플립플롭(Flip-Flop)의 종류 : RS, JK, T, D플립플롭 (0) | 2012.05.19 |
| verilog(벨릴로그)란 무엇인가? (0) | 2012.05.07 |
| Verilog blocking, non-blocking 어떤 차이가 있나? (0) | 2012.05.04 |
| 팬아웃(fanout)이란 무엇인가? (0) | 2012.04.21 |