Bootstrap Circuit 이란?

 

CMOS 디지털 회로의 동작속도는 MOSFET의 전류 구동 능력이 클수록 빨라지므로,

MOSFET의 전류 구동 능력을 증가시키려면 MOSET의 Vgs-Vth 값을 증가시켜야 한다.

 

nMOS 스위치에서 gate 전압이 Vdd일 경우 source의 전압은 Vdd-Vth보다 더 커질 수 없다.

하지만 gate전압을 Vdd+Vth 보다 크게하면 그 source의 최대 전압값은 Vdd가 된다. 

 

이같은 목적으로 gate 전압을 Vdd보다 크게 하기 위해 전압 상승 회로 즉 Bootstrap 회로를 사용한다.

 

아래 회로는 nMOS 만을 이용한 inverter로 Bootstrap capacitor를 사용한 회로이다.

pullup transistor용 nMOS는 source 단이 출력으로 물리므로 출력이 high로 올라가게 되면

Vgs가 작아지다가 꺼지게 된다.

 이로 인해서 출력을 Vdd까지 올리지 못하는 즉 pull up transistor로 동작하지 못하는 상황이 발생하게 된다.

이때 Bootstrap capacitor를 이용하게 되면 sourse의 전압이 올라가더라도

그에 상응하는 값을 갖고 gate의 전압도 같이 올려주기 때문에 nMOS transistor가 pull up transistor로 동작 할 수 있게 한다.

 

 

아래 파형은 AIM-Spice를 이용해서 위 회로를 simulation한 파형으로 

 

 

 

nMOS의 Gate단인 Vcouple node의 전압은

nMOS 의 source 단인 Voutput node의 전압이

증가하는 시기에 맞춰서 같이 증가함을 알 수 있다.

이와 같이 nMOS의 gate전압을 위 simulation과 같이 40V까지 올려주게 되면

Vdd전압인 20V도 무난히 통과시킬 수 있는 pullup transistor로 동작할 수 있다는 것을 알려준다.

 

반대로 Bootstrap capacitor를 제거 하면 어떻게 될까?

아래 회로는 Bootstrap capacitor만 제거한 nMOS inverter이다.

 

 

 

위 회로도와 같이 Bootstrap capacitor가 빠진 경우도 마찬기로 AIM-Spice를 통하여 simulation하면

 

위 파형과 같이 나오게 된다.

어라 Bootstrap capacitor가 없음에도 불구하고 Vcouple node의 전압이 증가하네... 라고

생각하시는 분은... 전자회로에 대해서 공부좀 하시는 분이군요..^^

그렇다 Bootstrap capacitor가 없음에도 Vcouple node의 전압이 증가하는 이유는

nMOSFET에서 gate-source 사이의 parasitic capacitor 때문이다.  parasitic capacitor로 인해서

 source의 전압으로 인해 Vcouple node가 흔들리게 되는 것이다.

 

AIM-spice에서 parasitic capacitance를 0(zero)로 놓게되면 source의 전압이 흔들려도

gate의 전압은 흔들리지 않을 것이다.

 

지금까지 알아본 bootstrap curcuit은 특히 digital curcuit, a-Si:H TFTs curcuit에서 많이 이용되고 있는 회로이다.

 

 

참조 :  http://blog.naver.com/PostView.nhn?blogId=njiomk&logNo=90040571677&redirect=Dlog&widgetTypeCall=true