How to Interface to DDR3 Memory Using Altera UniPHY EMIF IP
'[FPGA]' 카테고리의 다른 글
| FPGA 선정 기준 (0) | 2015.01.08 |
|---|---|
| [Altera] pin Name and Function (0) | 2014.12.16 |
| OSD 구현 방법-2 (0) | 2014.09.25 |
| OSD 구현 방법-1 (0) | 2014.09.25 |
| [Altera] hps_clock_info.xml, soc_system_board_info.xml 생성방법 (0) | 2014.07.25 |