FPGA와 이미지 및 센서처리 IP를 통한 저전력 EO/IR 시스템 개발 지원

FPGA와 이미지 및 센서처리 IP를 통한 저전력 EO/IR 시스템 개발 지원

010-08-09 | 지면 발행 ( 2010년 8월호 - 전체 보기 )

김선호

차세대 전자광학/적외선(EO/IR, electro-optical and infrared) 시스템 개발에 참여하기 전에 FPGA의 전력 및 성능 특성뿐만 아니라 IP 및 레퍼런스 설계로서 개발된 다양한 기능들을 이해하는 것은 중요하다. 알테라의 MegaCore 기능들로 구성된 VIP 슈트는 버퍼링, 스케일링, 필터링, 실시간 비디오 스트림 통합 등과 같은 센서 제어 기능과 다양한 이미지 처리 성능을 제공한다. 자료제공: 알테라 / www.altera.com 차세대 전자광학/적외선(EO/IR, electro-optical and infrared) 시스템 개발에 참여하기 전에 FPGA의 전력 및 성능 특성뿐만 아니라 IP 및 레퍼런스 설계로서 개발된 다양한 기능들을 이해하는 것은 중요하다. 알테라의 MegaCore 기능들로 구성된 VIP 슈트는 버퍼링, 스케일링, 필터링, 실시간 비디오 스트림 통합 등과 같은 센서 제어 기능과 다양한 이미지 처리 성능을 제공한다. Imagize의 FP-5500 콤팩트 비디오 처리 엔진은 Altera Cyclone FPGA 플랫폼 상에서 탁월한 센서 처리 및 이미지 융합(Image fusion) 기능들을 제공하여 차세대 EO/IR 시스템에 대한 시스템 성능 및 크기/무게/전력(SWaP, size, weight, and power) 요구사항을 충족시킨다. 알테라의 Cyclone IV FPGA 상에서 이러한 기능들을 구현함으로써 차세대 EO/IR 및 디스플레이 시스템을 위한 개발 활동을 촉진할 수 있을 뿐만 아니라 시스템 설계의 “지루한” 측면들에 대한 준비된 솔루션을 제공하여 설계자들이 부가가치가 있는 기능들을 자유롭게 혁신할 수 있도록 해준다. 열 적외선에서부터 가시광, 그리고 심지어 자외선 초점면에 이르는 다양한 첨단 센서들을 통합함으로써 군사용 이미징 시스템들이 한층 더 정교해지고 있다. 이러한 센서 출력은 수정, 보간 등을 필요로 할뿐만 아니라 일반적으로 다양한 센서로부터 제공되는 이미지들을 통합하여 로컬 디스플레이 또는 전송을 위해 추가적인 처리들을 해야 한다. 그림 1은 전자-광학/적외선 시스템(EO/IO, electro-optical infrared) 시스템에 구현되는 일반적인 신호 회로의 하이-레벨 블록 다이어그램을 나타내고 있다. 제시한 바와 같이 처리된 이미지는 통신 링크를 통해 전송되기 전에(일반적으로 손실 없이) 여러 차례에 걸쳐 압축된다.                                                     그림 1. EO/IR 시스템을 위한 일반적인 신호 회로 EO/IR 시스템을 설계하는 데 있어서 탁월한 이미지 품질과 저전력 소모 특성을 통합하는 것이 핵심적인 기술과제이다. 야시경(NVG, night-vision goggles), 웨폰 사이트(weapon sight) 등과 같은 또는 휴대 및 착탈 가능한 시스템에 있어서 중요한 사양으로서 유닛이 AA 배터리로 동작할 수 있는 시간이 제시된다. 군사 전문가들에 따르면 “보병들은 전투 시 1개의 AA배터리로 1시간의 동작을 필요로 한다.” (1) 저전력 FPGA는 프로그램 성능, 리얼-타임 비디오-처리 성능, 저전력 소모 특성 등에 대한 요구를 충족시키기 때문에 거의 모든 첨단 EO/IR 시스템에 대해 최상의 플랫폼을 제공한다. 사실상 성공적인 저전력 FPGA 세대는 아키텍처적인 보강과 보다 낮은 코어 전압을 활용함으로써 보다 낮은 정적 및 동적 전력소모 특성을 제공해 왔다. 그림 2에 제시한 바와 같이 공정 기술이 지속적으로 낮아지면서 이들 FPGA가 소모하는 평균전력 역시 각 세대별로 평균 30% 이상 낮아졌다.                                            그림 2. 비교 가능한 밀도의 저전력 FPGA의 세대별 전력 절감 특성 알테라의 Cyclone IV FPGA 제품군은 트랜시버 제품을 포함하고 있는 시장 최저 비용의 최저 전력 FPGA를 제공함으로써 Cyclone FPGA 시리즈의 저전력 선도력을 확장했다. Cyclone IV FPGA는 양산용 비용-민감 애플리케이션에 이상적이며 설계자들이 증가하는 대역폭 요구를 충족시키면서 비용을 절감할 수 있도록 지원한다. 제품군은 다음과 같다. - 최대 8개의 통합 3.125Gbps 트랜시버를 제공하는 Cyclone IV GX FPGA - 다양한 일반 로직 애플리케이션을 위한 Cyclone IV E FPGA Cyclone IV FPGA는 최대 150,000의 LE(logic element)를 제공하면서도 이전 세대보다 최대 30% 낮은 전체 전력을 소모한다. 이러한 저전력 프로그래머블 실리콘 플랫폼은 대부분의 HD 비디오 처리 시스템에서 요구되는 센서-제어 및 이미지-처리 알고리즘을 실행하는 데 충분한 연산 능력을 제공한다. 이러한 알고리즘의 첫 번째 그룹은 이미지 센서의 설정과 동작을 담당한다(FPA(focal plane array)라고도 함). 이러한 알고리즘들은 노출 제어를 위한 비디오 타이밍과 제어 신호의 생성, 판독 로직, 동기화 등을 포함한다. 다음으로 센서에 의해 생성된 픽셀 스트림은 초점면(focal plane)의 결함을 처리하는 알고리즘의 두 번째 그룹에 의해 처리된다. NUC(non-uniformity correction), 결함 픽셀의 대체, 잡음 필터링, 픽셀 비닝(binning) 등과 같은 기능들은 이미지 품질을 향상시키는 데 사용될 수 있다. 컬러-지원 초점면을 위해 디모자이크 기능이 수행될 수 있다. 다음으로 보정 비디오 스트림이 자동 이득, 노출 제어, WDR(wide dynamic range) 처리, 화이트 밸런스, 감마 보정 등과 같은 기능들을 수행하는 데 사용된다. 뿐만 아니라, FPGA 기반 감마 코어는 출력 비디오를 한층 더 강화시키는 비디오-처리 알고리즘들을 실행할 수 있다. 이러한 처리 단으로는 이미지 스케일링(디지털 줌), (디)랩핑, 윈도윙, 전자 이미지 안정화, SR(super-resolution), 외부 비디오 오버레이, 이미지 융합, 온-스크린 디스플레이 등과 같은 기능이 있을 수 있다. 경우에 따라서는 제어 스테이션에 이를 전송하기 전에 획득 및 처리된 비디오 스트림을 압축해야 할 수도 있다. 반드시 EO/IR 시스템은 최종 사양 변경과 필드 업그레이드를 위해 필요한 프로그램 성능을 유지하면서 엄격하게 제한된 전력 예산 내에서 고품질 센서 제어 및 이미지 처리 기능을 실행해야 한다. 센서 처리 EO/IR 시스템에 사용되는 초점면은 적절하게 동작하기 위해서 유연하고 정확한 타이밍과 다양한 제어 신호를 필요로 한다. 프로그램 가능한 PLL(phase-locked loop)은 전력 효율적인 Cyclone IV FPGA의 표준 기능이며, 이러한 타이밍 신호를 생성하는 데 있어서 탁월한 선택이다. 뿐만 아니라, FPGA의 효율적인 클록 분배 네트워크를 통해 로직 설계자들은 저전력 애플리케이션에 사용되는 모든 EO/IR 초점면의 타이밍 사양을 충족시킬 수 있다. Cyclone IV FPGA에 의해 지원되는 다양한 고속 차동 및 단일단 I/O 표준들은 또한 초점면 또는 관련 ROIC(read-out integrated circuit)와 인터페이스를 할 경우에 중요한 요소이다. NUC 및 픽셀 대체 알고리즘은 일반적으로 픽셀 당 단지 몇 개의 연산 동작만을 필요로 하지만, 이러한 연산은 모든 픽셀에 대해 달라질 수 있는 픽셀 속도와 데이터를 통해 이루어져야 한다. 따라서 저전력 특성을 달성하는 데 있어서 중요한 설계 요소는 데이터 이동을 설계한 방법에 영향을 받는다. NUC의 경우, 픽셀별 계수는 수정 공식을 실행하는 로직 블록으로 스트리밍되어야만 한다. 상대적으로 작은 센서의 경우, 이러한 계수들은 내부 FPGA 메모리에 저장될 수 있기 때문에 탁월한 전력 효율을 제공한다. 상대적으로 큰 센서의 경우, 이들 데이터는 외부 메모리에 버퍼링되며, 모든 비디오 프레임을 위한 픽셀 스트림과 동기화될 때 판독되어야 한다. 어느 경우이든 수정 데이터 세트에 대한 변경 필요성은 FPA 온도와 같은 선택된 일부 파라미터에 따라 달라진다. 센서의 스토리지 요구는 플래시 메모리에 의해 지원될 수 있으며, 이것은 복수의 수정 데이터 세트를 저장하고 필요할 경우 수정 버퍼의 컨텐츠를 업데이트할 수 있다. 그림 3엔 나타낸 바와 같이, 새로운 데이터 세트가 인가되기 전에 플래시 메모리로부터 전달되는 상대적으로 느린 데이터 스트림이 완료될 수 있도록 지원하기 위해서 수정 계수들을 이중 버퍼링할 수도 있다. 필요할 경우, 현재의 수정 계수들을 비디오 속도로 인가하면서 다음 수정 데이터 세트를 백그라운드로 로딩할 수도 있다.                                                                 그림 3. NUC를 위한 일반적인 데이터 플로 이러한 상대적으로 간단한 예를 통해 FPGA 라우팅 패브릭의 유연성을 통해 아키텍처적인 병목현상을 생성하지 않으면서 매우 효율적으로 데이터를 이동시킬 수 있는 방법을 제시하였다. 이러한 유연성을 통해 설계자들은 알고리즘을 사전 정의된 아키텍처에 맞춰 변경하지 않고 알고리즘에 부합하는 데이터 경로를 개발할 수 있다. 유연성은 프로세서 기반 시스템 대비 FPGA 솔루션의 중요한 장점이며 매우 낮은 전력소모 특성을 달성하는 데 있어서 중요하다. 비디오 처리 대개의 경우, 군용 EO/IR 시스템은 복수의 센서들로부터의 이미지를 함께 융합하여 맞춤형 디스플레이에 제공할 수 있도록 구축된다. 그림 4는 맞춤형 디스플레이에 2개의 비디오 소스로부터의 합성 이미지를 생성하는 데 사용될 수 있는 일반적인 비디오-처리 시스템의 블록 다이어그램을 나타낸 것이다. 입력 비디오는 우선 필요한 컬러 공간으로 포맷된 다음에 복수의 다른 비디오 스트림과 함께 확장(크기 재조정) 및 알파-블랭딩(또는 믹싱) -가장 일반적으로 사용되는 비디오 기능 -된다.                                     그림 4. 복수의 소스들로부터 합성 이미지를 생성하는 비디오 데이터 경로 스케일링 스케일링은 이전 픽셀을 복사(또는 드롭핑)하는 것만큼 간단할 수 있으며, 또는 새로운 픽셀을 생성하기 위해 복잡한 보간 필터링 기법을 통해 구현될 수도 있다. 생성된 모든 픽셀(검정색)과 원래의 모든 픽셀(흰색)을 통해 그림 5는 최근접 이웃(nearest neighbor) 알고리즘(즉 이전 픽셀을 복사하는 방법)에서부터 멀티-탭 스케일링에 이르는 스케일링을 위해 사용될 수 있는 각기 다른 알고리즘들 간의 차이를 보여주고 있다.                              그림 5. 다양한 비디오 스케일링 알고리즘들이 각기 다른 비디오 품질을 제공한다. 보다 복잡한 방법은 수직 및 수형 영역 모두에서 2개의 인접한 픽셀의 평균을 구하는 것이다. 경우에 따라서 이것은 바이리니어 스케일링(bilinear scaling)이라고도 하는 데 단일 픽셀 값을 연산하는 데 크기가 2x2인 픽셀 어레이를 사용하기 때문이다. 이러한 개념을 추가적으로 활용하여 수평 영역의 m 픽셀과 수직 영역의 픽셀 n에 기반해 새로운 픽셀을 연산할 수도 있다. 그림 5는 픽셀이 각 영역의 4개의 픽셀을 통해 생성되는 방법을 나타낸 것으로 4-탭 스케일링 엔진으로 알려져 있는 방법이다. 중요한 사항으로서 계수-각 픽셀에 할당된 무게-가 스케일링된 이미지의 품질을 결정한다는 사실에 주의해야 한다. 많은 FPGA 공급업체들이 레퍼런스 설계 또는 IP(intellectual property) 기능들을 제공하여 사전-빌트인이 되거나 맞춤화된 계수 갓을 사용하는 멀티-탭 스케일링 엔진을 구축한다. 그림 6은 알테라가 개발한 스케일링 IP 코어를 나타낸 것이다. 이 코어는 다양한 “Lanczos” 필터 기능을 통해 사전 구축되었으며, 이것은 모든 디지털 샘플링 데이터에 대한 새로운 값들을 연산하는 데 사용되는 다변수 보간 방법이다.                                    그림 6. 비디오 스케일링 IP는 다위상 스케일링 알고리즘들을 자동으로 실행한다. 지를 스케일링하는 데 사용될 경우, Lanczos 기능은 원래의 이미지에서 어떤 픽셀이 어떠한 비율로 최종 이미지의 각 픽셀을 구성하는지를 나타낸다. 설계자들은 이미지를 스케일링하거나 고객 계수를 위하여 이들 모두를 바이패스하기 위해 다양한 Lanczos 알고리즘들을 선택을 할 수 있다. 어떠한 경우이든 상관 없이 기능은 무엇이 반드시 2차원 필터인지에 대해 HDL 코드를 생성하는 지루한 작업을 자동화한다. 다음으로 이것을 DSP(digital signal processing) 블록, 임베디드 메모리 블록 등과 같은 FPGA 구조에 맵핑하여 생산성을 향상시키고 설계 시간을 단축시킨다. 알파 블렌딩 다른 공통적인 프로세스는 2개 이상의 비디오 스트림을 믹싱 및 오버레이시키는 것이다. 이것은 일반적으로 알파 블렌딩 기능을 통해 수행된다. 기능은 예를 들어 2개의 픽셀로부터 합성 픽셀을 생성한다. 1개의 픽셀은 불투명도 값 α이 할당된다. α가 0일 경우, 해당 픽셀은 완전 투명하며, 다시 말해 이것은 디스플레이되지 않는다. α가 1일 경우, 픽셀은 완전 불투명하기 때문에 해당 픽셀만이 보이며, 다른 픽셀은 디스플레이되지 않는다. 수학적인 용어로 합성 픽셀의 값은 다음과 같이 계산된다: C = αP1 + (1-α)P2 뿐만 아니라, α가 0과 1 사이에서 설정될 수 있기 때문에 이 기법을 통해 반투명 이미지를 생성할 수도 있다. 이것은 비디오 스트림을 믹싱하고 텍스트 오버레이를 추가할 수 있는 상대적으로 간단한 방법이지만, 픽셀 및 프레임 당 2개의 곱셈 연산과 1개의 덧셈 연산을 사용하기 때문에 연산 비용이 높다. 몇 가지 IP를 통해 설계자들은 α에 대해 고정밀도 값으로 멀티레이어 알파 블렌딩을 구현할 수 있다. 그림 7은 알테라의 알파 블렌딩 IP를 나타낸 것으로 최대 12개의 이미지 레이어를 효율적으로 믹싱하고, 8bit 해상도로 각 픽셀에 대한 α 값을 설정할 수 있기 때문에 픽처-인-픽처 믹싱과 이미지 블렌딩을 모두 지원한다.                                  그림 7. 알파 블렌딩 IP는 복수의 비디오 소스들로부터 합성 이미지를 생성한다. 이미지 퓨전 이미지-퓨전(Image-fusion) 알고리즘은 2개 이상의 이미지로부터의 정보를 결합하는 데 있어서 보다 정교한 방법을 제공한다. 온도(IR) 이미지와 가시광(TV) 이미지는 동일한 장면(그림 8)을 묘사하지만, 각기 다른 정보를 포함하고 있다. 통합된 출력에서 어떤 이미지가 얼마나 지배적인지를 결정하기 위해서 알파 블렌딩을 적용했다면, 센서들이 제공하는 전체적인 정보로부터 α에 대한 어떠한 단일 값도 얻을 수 없을 것이다. 그림 8. 복수의 EO 센서를 동시에 활용하는 센서 이미지 퓨전. 일반적으로 가시광(TV), 열적외선(IR) 등과 같은 보완적인 성능들을 사용함. 가시광 이미지(그림 8, 상단 좌측)은 주변환경에 대한 정보를 보함하고 있으며, 온도 이미지(그림 8, 상단 좌측)은 인식할 수 있는 온도가 배경과 다른 대상들을 식별할 수 있도록 해준다. 반대로 온도 센서의 성능은 강한 광원에 대한 영향을 받지 않지만, 가시광 센서는 포화도 때문에 동일한 영역에 대해 어떠한 정보를 제공하지 않는다. 융합 화면(그림 8, 하단)의 경우, 2가지 입력 양식 모두로부터의 정보들이 픽셀 단위로 완벽하게 통합되었다. 한 가지 양식으로부터 손실된 세부사항들이 다른 양식에 의해 보완된다. 융합의 가잔 간단한 형태로서 모든 픽셀에 대해 로컬 이미지 통계를 통해 계산된 각기 다른 α 값으로 알파 블렌딩을 적용할 수 있다. 하지만, 첨단 융합 알고리즘들은 일반적으로 입력 이미지를 분해하기 위해서 그 이상의 작업을 하며 모든 픽셀로부터 관련 특성들을 추출한다. 다음으로 이러한 특성들을 융합 이미지를 형성하기 위해 통합한다. 저전력 비디오 처리 플랫폼 특성 기반 이미지 융합 등과 같이 복잡한 알고리즘들도 저전력 FPGA에 효율적으로 맵핑할 수 있다. DSP와 분산 메모리 자원들을 활용하여 고해상도 비디오를 실시간으로 처리할 수 있는 매우 효율적인 설계를 개발할 수 있다. 알테라의 Cyclone IV FPGA는 실시간 비디오-처리 알고리즘을 실행하는 데 있어서 전력-효율적이면서도 유연한 플랫폼을 제공한다. FPGA 기반 이미지-처리 코어를 카메라 또는 인-라인 비디오-처리 전자장치에 통합함으로써 다양한 알고리즘 IP와 I/O 인터페이스를 지원하면서 전력소모를 최소화시킬 수 있는 매우 유연한 아키텍처를 제공한다.                                 그림 9. Imagize의 FP-5500 콤팩트 비디오 처리 엔진, Cyclone Ⅲ FPGA에 기반하고 있음. 이와 같은 설계의 예로 그림 9에 제시한 Imagize의 FP-5500 비디오 처리 엔진을 들 수 있다. 콤팩트한 25cm3 모듈은 FPGA 보드와 간편하게 커스터마이징할 수 있는 I/O 보드로 구성되어 있다. 유닛의 무게는 20g에 불과하지만, 500mW의 일반 전력소모 조건에서 멀티-메가픽셀(MP) 비디오 스트림을 실시간으로 처리할 수 있는 고도로 설정 가능한 플랫폼을 제공한다. FPGA 기술의 재설정 가능한 특성 때문에 동일한 하드웨어 플랫폼으로 각기 다른 펌웨어를 로딩하여 복수의 최종 제품을 지원하면서 신속하게 커스터마이징할 수 있다. FP5500 모듈 또는 이 제품의 애플리케이션별 제품들을 사용하여 OEM 및 시스템 통합업체들은 이동, 휴대 및 착탈식 애플리케이션 등을 포함하는 다양한 제품에 리얼-타임 비디오 강화 기능, 모션 처리, 이미지 융합 등의 기능을 신속하게 통합할 수 있다. 알테라의 저전력 FPGA 기술에 기반한 설계의 크기/무게/전력(SWaP, size, weight, and power) 측정 기준을 CPU, GPU(graphics processing unit), DSP 등에 기반한 아키텍처들과 같은 대체 기술들과 비교하였다. 이것은 일차적으로 프로그램 가능한 패브릭의 고유한 유연성의 결과로서 고정된 연산 아키텍처에 맞춰야만 하는 알고리즘보다는 해당 알고리즘에 대해 아키텍처를 최적화시킬 수 있다. 데이터가 메인 메모리인 캐시와 ALU (arithmetic logic unit) 사이에서 정기적으로 왕복하는 피연산자(shuttling operand) 이상인 연산을 수행함으로써 전력 효율을 대폭 증대시킬 수 있다. 그림 10. Imagize의 FP-5500, Fairchild Imaging의 CMOS 센서, 알테라의 Cyclone III EP3C55 FPGA 등에 기반한 고해상도 카메라 애플리케이션 FPGA 기반 설계 접근법의 저전력 성능들은 그림 10에 나타낸 고해상도 카메라 코어 등과 같은 시스템들 자체로부터 나타난다. 이 설계의 경우, 5.5MP CMOS 이미지 센서가 Cyclone III EP3C55 FPGA의 로직을 통해 제어된다. FPGA는 30fps로 동작하며 고속 판독, 노출 조종, NUC, 픽셀 처리, 프레임-버퍼링 등의 기능들을 수행하면서도 단지 1W의 전력만을 소모한다. 이 애플리케이션에 사용된 것과 같은 첨단 센서가 요구하는 데이터 전송속도는 Cyclone III 패브릭의 한계에 가깝지만, 이 설계는 Cyclone III 디바이스의 성능 내에서 1080p HDTV 포맷 등과 같은 일반적인 고해상도 표준들을 제공하는 데 있어서 성능 벤치마크를 구축했다. VIP 슈트 알테라의 VIP(Video & Image Processing) 슈트는 맞춤형 이미지-포맷 변환 설계의 개발과 실행을 가속화시킬 수 있도록 설계된 툴들과 빌딩-블록 비디오 MegaCore짋 기능들로 구성되어 있다. 다음과 같은 컴포넌트들로 구성되어 있다. - 빌딩-블록 비디오 IP 코어 - FPGA 성능을 제공하면서 설계를 위한 출발점을 제공하는 포맷-변환 레퍼런스 - 주문 또는 기성 IP 제품의 믹스 및 매칭을 지원하는 오픈-소스 저-오버헤드 비디오 인터페이스 - 프로세서 및 메모리 서브시스템들을 통합하기 위한 시스템-레벨 설계 툴 - 신속한 설계 프로토타입 제작을 위한 다양한 비디오 개발 키트 이 프레임워크의 주요 컴포넌트는 단일 IP 코어 슈트로 제공되고 있는 업계 최대 비디오-처리 빌딩 블록 포트폴리오이다(그림 11). 이 블록들은 표준 스트리밍 인터페이스와 함께 플러그-앤-플래이 될 수 있도록 설계되었기 때문에 맞춤형 비디오-처리 회로에 대한 신속하고 효율적인 설계를 지원한다.                                                                           그림 11. 알테라의 VIP 슈트 맺음말 차세대 EO/IR 시스템(웨폰 사이트, 야시경 시스템 등과 같은 맞춤형 디스플레이)의 개발 활동에 참여하기 전에 FPGA의 전력 및 성능 특성들과 IP 및 레퍼런스 설계로서 개발된 다양한 기능들을 이해하는 것은 중요하다. 써드파티 IP 공급업체인 Imagize의 솔루션과 함께 알테라의 MegaCore 기능들로 구성된 VIP 슈트는 센처 처리 기능과 스케일링, 알파 블렌딩, 이미지 퓨전 등을 포함하는 다양한 형태의 이미지 처리 기능을 제공한다. 알테라의 Cyclone IV FPGA 상에서 이러한 기능들을 구현함으로써 차세대 EO/IR 및 디스플레이 시스템을 위한 개발 활동을 촉진할 수 있을 뿐만 아니라 시스템 설계의 “지루한” 측면들에 대한 준비된 솔루션을 제공하여 설계자들이 부가가치가 있는 기능들을 자유롭게 혁신할 수 있도록 해준다. 추가정보 1. “휴대형 군용 애플리케이션을 위한 연료전지 기술의 현황(The Current Status of Fuel Cell Technologies for Portable Military Applications”, 25th International Battery Seminar and Exhibit, 17 - 20 March 2008, Fort Lauderdale, FL, Jonathan M. Cristiani, Chemical Engineer, US Army CERDEC C2D Army Power Div.: 1. www.dtic.mil/cgi-bin/GetTRDoc?AD=ADA491714&Location=U2&doc=GetTRDoc.pdf 2. MegaCore 기능으로 구성된 VIP(Video & Image Processing) 슈트: 1. www.altera.com/products/ip/dsp/image_video_processing/m-alt-vipsuite.html 3. Imagize의 FP-5500 임베디드 이미지 처리 엔진 제품에 대한 정보 1. www.imagizellc.com 감사의 말씀 - 슈헬 드하나니(Suhel Dhanani), DSP 마케팅 담당 선임 부장, 알테라 코포레이션 - 티보르 코젝(Tibor Kozek) 박사, CTO, Imagize LLC - 주주 조이스(Juju Joyce), 선입 전략 마케팅 엔지니어, 군사 및 우주항공 그룹, 알테라 코포레이션

 

참조 : http://www.epnc.co.kr/atl/view.asp?a_id=8735