EMAC
TI가 제공하는 EMAC 모듈은 하나의 완전한 온칩 서브시스템을 제공하여 코어 프로세서와 외부 이더넷 네트워크 사이에 효율적인 인터페이스를 구현한다. 이것은 하프듀플렉스와 풀듀플렉스 모드 어느 쪽에서든 10Base-T (10Mb/s)와 100Base-TX (100Mb/s)를 지원하며, 하드웨어 흐름 제어와 QoS(Quality-of-Service) 지원도 갖추고 있다.
IEEE 802.3 이더넷 표준이 피지컬레이어(PHY)에 대해 지정한 기능은 관리 데이터 입력/출력(MDIO) 모듈에 구현된다. 이 프로토콜의 MAC 레이어는 EMAC에 의해 구현된다.
EMAC 모듈은 8KByte의 CPPI RAM을 관리하는 통신 포트 프로그래밍 인터페이스 (CPPI) 버퍼 매니저를 가지고 있다. 네 개의 32bit 워드는 프로세서 메모리에서 버퍼를 가리키는 버터 기술자로 사용된다.
EMAC과 MDIO 모듈의 컨트롤 레지스터는 디바이스 메모리 공간으로 메모리 맵핑된다. MDIO 모듈은 802.3 직렬 관리 인터페이스를 구현하여 공유 2-와이어 버스에서 최대 32개의 이더넷 PHY를 제어한다.
애플리케이션 소프트웨어는 이 MDIO 모듈을 이용해 EMAC에 부속된 PHY 각각의 오토-네고(Auto-Negotiation) 파라미터를 구성하고, 네고 결과를 검색하여 EMAC 모듈에서 올바른 작동에 필요한 파라미터를 구성한다. 이 모듈은 MDIO 인터페이스가 투명하게 작동하도록 설계되어 있고, 코어 프로세서로부터의 관리가 거의 없다. 싱글 MDIO는 양쪽 EMAC에 의해 공유된다.
EMAC와 MDIO 두 모듈 모두 MAC 컨트롤 모듈을 거쳐 시스템 코어에 액세스함으로써 데이터 흐름을 최적화한다. TI의 임베디드 프로세서처럼 완전히 통합된 솔루션들에서 이 커스텀 인터페이스는 EMAC/MDIO 주변장치의 한 부분으로 여겨지고 있다.
전체 EMAC 서브시스템이 그림 3에 나와 있다.
이더넷이 널리 사용된다고 했을 때, 임베디드 프로세서는 한 개 이상의 EMAC 인터페이스를 칩에 집적하는 것이 보통이다. 앞에서 설명한 전체 EMAC 서브시스템을 구현하는 방법은 벤더들마다 약간 차이가 있다. 이더넷 인터페이스를 구현하기 위한 소프트웨어 지원 및 라이브러리의 품질과 정도도 임베디드 프로세서 벤더를 선택하는 또 다른 결정 요소가 될 수 있다.
'[통신]' 카테고리의 다른 글
Ethernet Frame (0) | 2012.10.04 |
---|---|
ARP(Address Resolution Protocol) 동작 방식 (0) | 2012.10.04 |
시리얼 ATA(SATA)의 기술적/물리적 특징 (0) | 2012.09.20 |
CSMA/CA, CSMA/CD 방식 및 차이점 (0) | 2012.09.20 |
Ethernet Data Format (0) | 2012.09.19 |