verilog_2001_ref_guide.pdf'[FPGA]' 카테고리의 다른 글
| Synplify Pro에서 synthesis후에 modelsim에서 simulation하기 위한 절차 및 방법 (0) | 2012.08.24 |
|---|---|
| Verilog HDL Tutorial -2003-Oct-25, Deepak Kumma Tala (0) | 2012.08.10 |
| 효율적인 verilog coding을 위한 tip (0) | 2012.08.10 |
| 넷리스트(Netlist)란 무엇인가? (0) | 2012.05.20 |
| 디지털 합성(Digital Synthesis) 또는 로직합성(Logic Synthesis) 란 무엇인가? (0) | 2012.05.20 |