내가 알고 싶은 것들

  • 홈
  • 태그
  • 방명록

2025/02 1

C-PHY 세부 정보

1. C-PHY 소개   C-PHY는 D-PHY와 유사하며, 로직 계층은 주로 카메라(CSI), 디스플레이(DSI) 등을 위한 것이며, C-PHY의 C는 channel limit(채널 제한)을 의미 한다.   C-PHY는 총 3개의 lane을 가지며 각 lane은 3개의 신호 라인을 사용하며 3개의 신호라인은 모두 differential 신호이다.   C-PHY에는 별도의 clock이 없으며 clock 신호는 통신 timing에 포함되어 있다. (embedded clock) 1.1 C-PHY와 D-PHY wire의 차이점  1.2.3    wire 상태 변경     위와 같이 6개의 wire에 3개의 state가 있다    아래는 wire state가 있고, 다음의 예와 같이 동작한다.    +Y는 -Y..

[통신] 2025.02.02
이전
1
다음
더보기
프로필사진

내가 알고 싶은 것들

  • 분류 전체보기 (563)
    • FPGA(verilog HDL) 강의·설계 (0)
    • ============= (0)
    • =============2 (0)
    • [카메라·영상] (129)
    • [FPGA] (120)
    • [알고리즘] (46)
    • [메모리] (36)
    • [통신] (107)
    • [소자] (68)
    • [프로세서] (9)
    • [전원·에너지] (28)
    • [임베디드 s·w] (6)
    • [오디오] (3)
    • =============3 (0)

Tag

최근글과 인기글

  • 최근글
  • 인기글

최근댓글

공지사항

페이스북 트위터 플러그인

  • Facebook
  • Twitter

Archives

Calendar

«   2025/02   »
일 월 화 수 목 금 토
1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28

방문자수Total

  • Today :
  • Yesterday :

Copyright © Kakao Corp. All rights reserved.

티스토리툴바