내가 알고 싶은 것들

1. SPI(Serial Peripheral Interconnect) 버스란 SPI (Serial Peripheral Interconnect) 버스는 Motorola에 의해 개발된 전이중 (full duplex) 통신이 가능한 동기 통신 규격이다. I2C와 마찬가지로 마스터-슬레이브 방식으로 동작하며 마스터가 동기를 위한 클럭을 출력한다. 각 SPI 슬레이브 장치는 chip enable (/CE) 입력을 가지고 있으며 이 입력이 활성화되었을 때에만 동작한다. 따라서 마스터는 여러 개의 slave select (SS) 선을 슬레이브들의 /CE에 연결하고 한 순간에 하나의 슬레이브만 선택하는 방법을 사용하여 두 개 이상의 슬레이브 장치들을 구동할 수 있다. SPI의 통신 속도는 최고 70 MHz에 이르기 때..

https://www.intel.com/content/www/us/en/programmable/support/support-resources/design-examples/intellectual-property/embedded/nios-ii/exm-avalon-mm.html Avalon Memory-Mapped Master Templates Avalon Memory-Mapped Master Templates The templates provided contain Avalon® Memory-Mapped (MM) Verilog modules bundled as an SOPC Builder-ready component. The component is capable of accessing memory and ex..

요약하면... 1 고주파수에서 noise를 줄이기 위해 주파수를 강화하는 방법 (SNR을 적게 가져가는 방법) 2 진폭 조정을 통해 eye diagram의 상태를 좋게 만드는 방법 trise와 tfall의 폭을 줄이고, Vtx을 크게 하여 rx 단에서 noise를 감쇄시키는 역할을 함. (참고로.. 위 문서 내용은 arria_10_cyclone_10gx_pre_emphasis_and_output_swing_settings.xlsx 문서 참조)

Pixel이라 불리는 개별의 빛에 감응하는 센서(sensor)들로 이루어진 CCD(Charge Coupled Device) Chip을 사용하는 영상입력장치 (Image Acquisition Unit)가 주류를 이루며 이는 예전의 Tube Type에 비하여 작고, 가벼우며, 빠르게 반응하고, 나은 선형성(linearity)을 갖고 있을 뿐만 아니라 기계적인 충격, 자기장이나 광학적 변화에도 강하다. 또한 높은 생산성으로 대량생산이 가능해서 낮은 가격을 유지할 수 있다. CCD는 빛(wavelength 400nm - 1000nm)을 부하(charge)로 변화시키고 읽는 주기일 때 Voltage로 바뀌어 출력하게 된다. 2개의 광자(photon)는 1개의 전자(electron)를 발생시키며 50,000개의 전..

ADC Positive & Negative Gain ErrorAnalog-to-Digital Converter (ADC) gain error is defined as the deviation of the last step’s midpoint of the actual ADC from the last step’s midpoint of the ideal ADC, compensating for offset error. After compensating for offset errors, applying an input voltage of 0 always results in an output value of 0. However, gain errors cause the act..

시야 라는 뜻을 가진 용어로 보통 약자로 FOV로 많이 사용한다. " 카메라에 렌즈를 취부 하여 보이는 영상을 촬영 했을 때, 그 촬영한 영상의 영역 ( 사이즈 ) " FOV에 대한 정의를 하자면 위의 설명이면 충분 할 것이다. 다음은 FOV영역에 대한 이해를 돕기 위한 VS Technology의 DATA.5 용어 해설란..

Binning은 readout 동안 CCD 내의 인접한 픽셀의 전하를 합하는 과정이다. 이 과정은 반도체 위에 집적한 전기회로망인 CCD에서 시리얼, 패러렐 레지스터를 제어하여 양자화 되기 전에 이루어진다. Binning으로 인해, SNR(signal-to-noise rate)과 frame rate은 증가하지만, 공간적인 해상도는 저하된다. 이..

메타 스테빌리티의 이해 메타 스타 빌리티(MetaStability)는 신호가 관련이 없거나 async. clock domain의 회로간에 전송 될 때 FPGA를 포함한 digital device에서 시스템 장애를 일으킬 수있는 현상입니다. 이 백서에서는 FPGA의 metastability에 대해 설명하고 현상이 발생하는 이유를 설명하고 설계 실패를 일으킬 수있는 방법에 대해 설명합니다. Metastability으로 인해 계산 된 MTBF (mean time between failures)는 설계자가 이러한 실패 가능성을 줄이기위한 조치를 취해야하는지 여부를 나타냅니다. 본 백서에서는 다양한 design 및 device parameter에서 MTBF를 계산하는 방법과 FPGA 벤더 및 설계자가 MTBF를 ..

LVDS SERDES Block Diagram DPA Block DPA 블록은 differential input buffer에서 high-speed serial data를 가져 와서 데이터를 샘플링하기 위해 left and right PLL에 의해 생성 된 8 개의 phase 중 하나를 선택합니다. DPA는 serial data의 phase에 가장 가까운 phase을 선택합니다. 수신 된 데이터와 선택된 위상 사이의 최대 위..